- CPLD高频计数的问题 (2篇回复)
- 哪位高手编过i2c－salve端的程序，请指点一下 (0篇回复)
- 使用FPGA的可重构的计算机系统的数据和指令也都用二进制代码表示吗？ (0篇回复)
- verilog逻辑设计上使用什么样的编辑工具？各有什么优缺点 (0篇回复)
- 单进程状态机和双进程状态机各自的特点和应用场合? (0篇回复)
- vcs通过UCLI调用TCL脚本问题 (0篇回复)
- 从verilog转到VHDL 有没有哪位大侠教教westor的三段FSM用VHDL怎么描述 (0篇回复)
- 请教：用CPLD模拟UART口 (1篇回复)
- 元件例化时的端口映射 (1篇回复)
- 求助，不能综合，大家帮忙看一下谢谢1 (0篇回复)
- fpga初学者请教三段状态机的问题 (1篇回复)
- 如果状态机没有RESET (1篇回复)
- 个DPTRA的地址对应cpld历史多少？？cpld里怎么指定具体的地址让单片机能识别 (0篇回复)
- 数字式工业标准电压/电流转换器设计 (0篇回复)
- 有限状态机设计的文章的下载链接地址啊？ (2篇回复)
- 关于专门画状态转换图的工具 (0篇回复)
- 为什么说<frame_over>和<word_over>没有使用呢？ (0篇回复)
- 设计一个简单的电话模拟拨号系统 (0篇回复)
- lattice的新手最近用到一款lattice的CPLDLCMXO1200 (0篇回复)
- 状态机的问题 (1篇回复)
- 请教状态机的仿真问题。 (3篇回复)
- verilog，vhdl (0篇回复)
- pcb实施时候，对于芯片供电有什么具体的要求吗？ (1篇回复)
- 双向口的时序仿真问题 (0篇回复)
- CPLD里面可以定时吗? (0篇回复)
- quartus中如何构建元件库 (0篇回复)
- MAX II EPM240管脚是否都可以定义为I/O，而不是某些管脚只能作为输入。 (0篇回复)
- port 端口说明中的输入输出全是信号量，不能是实数型变量？ (0篇回复)
- 数码管的引脚锁定问题 (0篇回复)
- .sof程序下载进去的时候，FPGA过不多久就自动复位 (0篇回复)
- 关于FSK在波形仿真的时候这两个信号的周期相差太大 (0篇回复)
- 海量数据存储，用CPLD或fpga实现PCI接口?! (0篇回复)
- 液晶屏的接口cpld与sed1335接口 (0篇回复)
- 求助：毕业设计基于CPLD的HDB3编码 (0篇回复)
- 编写高效的测试设计(testbenches (0篇回复)
- 如何用CPLD或fpga做总线驱动？ (0篇回复)
- 在FPGA上验证能跑起来，相同代码，CPLD上跑不起来 (0篇回复)
- 什么是组合反馈，应该如何避免 (0篇回复)
- 关于cpld发脉冲的问题，两段代码一个有输出，一个没有，不知道为什么。 (0篇回复)
- Almost one-hot encoding是什么意思？ (2篇回复)
