- sdram控制的疑问？ (0篇回复)
- SCI与UART有什么区别？ (0篇回复)
- 仿真的时候输出没有波形，不知道问题出在哪里，是循环除了问题还是加法出了问题 (0篇回复)
- FPGA做RAM问题 (0篇回复)
- 在综合时产生下面的警告是什么意思 (0篇回复)
- 弱问一个verilog语法问题 (1篇回复)
- 求教高手下面的两个警告要怎么处理？？？有什么影响？？？ (2篇回复)
- 使用I/O引脚输出PWM脉冲调节平均电压 (0篇回复)
- 求救液晶驱动电路的设计 (0篇回复)
- 求vhdl实现cmi码/ami码程序 (0篇回复)
- inout端口类型具体怎么使用？？ (0篇回复)
- 请问怎么用modelsim 对verilog code 加密啊 ??? (0篇回复)
- 请帮忙看一下我的错误 (0篇回复)
- 怎么用HDL语言实现采样率2.5MHZ，占空比50%正负脉冲信号的累加计算？ (0篇回复)
- 用 FPGA 的计算机在实现 一项具体功能时的流程是如何的 ？ (0篇回复)
- illegal Procedural Assignment 怎么修改啊 (0篇回复)
- 状态机实现的与8051总线接口 (0篇回复)
- 求助：文件怎么打开 mcs 和XSVF 用什么软件打开阿 (0篇回复)
- 关于sram的一个问题 (0篇回复)
- FPGA设计脉冲量采集的加时码！ (0篇回复)
- 新手跪求帮助，FPGA带FFT核的处理速度表现该在哪里查？ (0篇回复)
- 如何用verilog语言读写flash (24篇回复)
- cpld可以实现一个260纳秒的延时 (3篇回复)
- EPM7128 瞬间发热问题 (4篇回复)
- 双口ram为何不能在线读写数据？ (2篇回复)
- CPLD的项目关于FLASH MEMORY的问题 (3篇回复)
- 请问大家有画波形图的好工具没有啊 (3篇回复)
- 请教CPLD如何实现ARM扩展ISA总线 (1篇回复)
- 用状态机设计的串行数据接收器，怎么仿真都不对 (2篇回复)
- 请教一下关于transport延时的问题？ (3篇回复)
- 做个RISC CPU的很多单独模块，怎么把他们弄成一个整体？ (2篇回复)
- 关于CPLD的设计 (1篇回复)
- 如何用逻辑判断两个秒脉冲哪个先到？ (2篇回复)
- cpld中的SRAM,我用QUARTUS中生成一个MODEL，然后再综合的时候，报告说不支持 (3篇回复)
- 关于状态机不运行的问题（急急急急） (6篇回复)
- maxplus编译文件时出现bit_select with a non-constant index 错误 (2篇回复)
- verilog新手求助 有什么块程序，测试程序，我想自己验证一下，可是不知道怎么验证 (2篇回复)
- 状态机问题，发现复位后开始几个周期内输出无任何反应，隔了好几个周期才开始有输出? (2篇回复)
- 有必要学习ISE，QuartusII等集成工具吗？来完成Rocket IO,BRAM等设计吗 (4篇回复)
- 状态机无任何输出 高手进 (4篇回复)
