FPGA技术交流今日: 0|主题: 13392|排名: 4

1 ... 156 157 158 159160161 162 163 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览Ｑｕａｒｔｕｓ网络版支持哪几种设计输入？	wang 2010-5-23	21899	Sunlife 2015-4-7 11:43
预览给年轻fpga工程师的十大忠告	TCL 2010-4-12	43933	Sunlife 2015-4-7 11:42
预览 ISE 12.1现在可以下吗，为什么每次打开都报错	IPO 2010-5-23	12252	Sunlife 2015-4-7 11:42
预览 QuatusII与MAXplusII软件使用的时候是不是功能一样？	CPLD 2010-5-23	32151	Sunlife 2015-4-7 11:41
预览 xilinx ISE 11能不能用quartus ii代替啊？	vvt 2010-5-6	65945	Sunlife 2015-4-7 11:40
预览有没有转让v2p板子的啊	CPLD 2010-5-14	12019	Sunlife 2015-4-7 11:39
预览新版cvavr1.25为什么会出错	老怪甲 2010-5-15	11719	Sunlife 2015-4-7 11:39
预览怎么把sof固化到cfi	admin 2010-5-4	42565	Sunlife 2015-4-7 11:39
预览请问一下，xilinx公司的System ACE CF解决方案中，CF卡可以同时存储程序和数据吗？	ccs 2010-5-6	23224	Sunlife 2015-4-7 11:39
预览请问哪位有Linux64下的Debussy 软件和破解方法	vvt 2010-5-6	12273	Sunlife 2015-4-7 11:38
预览输入管脚带有上拉电阻, 有时还需要外加上拉电阻, 他们的作用是什么?	CPLD 2010-5-3	12283	Sunlife 2015-4-7 11:38
预览 FPGA 设计的四种常用思想与技巧（三）	老怪甲 2010-5-5	12065	Sunlife 2015-4-7 11:37
预览 NiosII IDE 9.0 bug-Cyclone III Nios can't not boot up from EPCS device	老怪甲 2010-5-7	12555	Sunlife 2015-4-7 11:35
预览 FPGA设计---综合工具	老怪甲 2010-5-5	12248	Sunlife 2015-4-7 11:34
预览 FPGA的速度等级（speed grade）	老怪甲 2010-5-5	13056	Sunlife 2015-4-7 11:34
预览 Signal Tap II探测信号时，总是显示“Waiting for clock"，为何呢？	ccs 2010-5-6	412298	Sunlife 2015-4-7 11:34
预览 ISE11.0 中怎么调用RAM	老怪甲 2010-5-5	22740	Sunlife 2015-4-7 11:21
预览利用SOPC Builder生成系统时的问题	ccs 2010-5-7	23148	Sunlife 2015-4-7 11:21
预览一个有趣的现象：聪明的综合工具	老怪甲 2010-5-5	11849	Sunlife 2015-4-7 11:20
预览 FPGA VGA DVI 显示控制系统项目外包	admin 2010-5-6	12952	Sunlife 2015-4-7 11:19
预览 FPGA开发工具介绍	fpga 2010-5-6	22343	Sunlife 2015-4-7 11:19
预览 FPGA设计流程	CPLD 2010-5-6	22244	Sunlife 2015-4-7 11:18
预览 ise中整段怎么屏蔽？？	老怪甲 2010-5-5	22469	Sunlife 2015-4-7 11:18
预览使用SignalTap II逻辑分析仪调试FPGA	老怪甲 2010-5-5	16050	Sunlife 2015-4-7 11:17
预览高手看过来：简易鉴相器问题（附代码）	老怪甲 2010-5-5	22381	Sunlife 2015-4-7 11:17
预览可综合的上电赋初值verilog该怎么写啊	ATA 2010-6-27	12090	Sunlife 2015-4-7 11:16
预览我不懂cpld　也不懂vhdl　做个数字式气温计 ...2 3	UFP 2010-6-26	219349	Sunlife 2015-4-7 11:15
预览 verilog语法错误，请大侠指点 ...2	CHANG 2010-6-26	157412	Sunlife 2015-4-7 11:13
预览 CPLD真的可以用例化元件做时钟吗？ ...2 3	usd 2010-6-26	2812966	Sunlife 2015-4-7 11:12
预览 cpld设计，现在外部时钟是24M，有个输出信号想要延时10ns后输出，请教怎样实现？ ...2	UFO 2010-6-26	157842	Sunlife 2015-4-7 11:11
预览如何对单独的VHDL子模块文件编译仿真?	CHAN 2010-6-26	77884	Sunlife 2015-4-7 11:10
预览 74393M是什么器件？	AAT 2010-6-26	53074	Sunlife 2015-4-7 11:08
预览状态机为什么要next_state这个东西?	interi 2010-6-26	83842	Sunlife 2015-4-7 11:07
预览这个verilog程序不能综合成为状态机？	神仙姐姐 2010-6-26	73642	Sunlife 2015-4-7 11:07
预览三段式状态机问题	夜带水果刀 2010-6-26	32370	Sunlife 2015-4-7 11:05
预览状态机到底是什么东西吗？难道就仅仅是指触发器一类的器件吗？	VVC 2010-6-26	43498	Sunlife 2015-4-7 11:02
预览用Q2编译EMP240出错	interig 2010-6-26	32115	Sunlife 2015-4-7 11:01
预览书写HDL代码的风格	longtime 2010-6-26	33017	Sunlife 2015-4-7 10:58
预览 Verilog里面既然有乘法运算了,为什么FPGA的IP核里还有乘法器这个东西?	老怪甲 2010-6-25	43120	Sunlife 2015-4-7 10:52
预览菜鸟求助	billcj 2010-6-24	32155	Sunlife 2015-4-7 10:41