FPGA技术交流今日: 2 |主题: 12937|排名: 3

1 ... 301 302 303 304305306 307 308 ... 324 / 324 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览什么是FIFO？	IPO 2010-8-12	32410	IPO 2010-8-12 11:09
预览请问一下谁可以解密 XILINX XC4044XLA ？	IPO 2010-8-12	01716	IPO 2010-8-12 10:58
预览我想问下自己画好的一块转接板，去印多少钱？	IPO 2010-8-12	21508	IPO 2010-8-12 10:32
预览运放中+-5v能用10V和接地代替不啊	IPO 2010-8-12	11766	IPO 2010-8-12 09:16
预览请问xilxinx中的xbd文件是自己结合程序写的还是固定的啊	IPO 2010-8-11	11694	XINZHE 2010-8-11 21:16
预览 VHDL语言如何实现数据选择器？	IPO 2010-8-11	12534	IPO 2010-8-11 14:45
预览 process中，信号间赋值是“值传递”还是“地址传递”？	IPO 2010-8-11	11600	IPO 2010-8-11 14:44
预览如何模拟一个与主时钟同频的计数器？	IPO 2010-8-11	12701	IPO 2010-8-11 14:43
预览 VHDL中integer是如何实现的？	IPO 2010-8-11	01940	IPO 2010-8-11 14:42
预览问题描述：在VHDL中，如何使用两个时钟更改同一个数据？	IPO 2010-8-11	11779	IPO 2010-8-11 14:41
预览 PHY芯片，有军品级的吗？	IPO 2010-8-11	01726	IPO 2010-8-11 11:07
预览 CORDIC算法介绍	I2C 2010-8-10	01972	I2C 2010-8-10 15:49
预览 FPGA内部逻辑布线	satanhaozi 2010-8-10	01693	satanhaozi 2010-8-10 09:48
预览 Spartan-6 FPGA 嵌入式套件产品信息简介	CPLD 2010-8-10	02449	CPLD 2010-8-10 07:05
预览基于FPGA实现并口EPP协议	CPLD 2010-8-10	01876	CPLD 2010-8-10 06:23
预览 Quartus II环境中PLL输出时钟在做时序仿真是怎么没输出，而功能仿真却是正确的	vhdl 2010-8-9	01710	vhdl 2010-8-9 20:26
预览请教关于边缘脉冲检测的问题	hanwuji621 2010-8-9	01744	hanwuji621 2010-8-9 16:56
预览请教，关于sdram与flash之间的ＤＭＡ传输	zxz19890318 2010-8-9	01714	zxz19890318 2010-8-9 16:39
预览在NIOS II EDS中出现咋解决啊	vvt 2010-8-9	02355	vvt 2010-8-9 14:04
预览求xilinx xc3s500e pq208的详细资料	xiaohei 2010-8-6	12110	xiaohei 2010-8-7 08:53
预览为何两种仿真结果不一样？	namemy 2010-8-6	01540	namemy 2010-8-6 22:35
预览流水灯设计什么实现循环啊	vvt 2010-8-6	910876	xiaohei 2010-8-6 13:28
预览 MICROBLAZE中初始化了一个8位的IO口P时若输出0x01 1出现在P<7>	vvt 2010-8-6	02204	vvt 2010-8-6 12:37
预览有人做过OV9650的摄像头驱动吗	dds 2010-7-19	11891	vvt 2010-8-6 12:22
预览 xilinx ip 核 AD核是通用的吗可以用任何的AD DA 吗	ccs 2010-8-6	01848	ccs 2010-8-6 08:48
预览想问下我装ise的时候为什么总是弹出no temp directory found的错误提示啊	ccs 2010-8-6	01580	ccs 2010-8-6 08:47
预览究竟错在哪里！！！！！！！！！！！！！！！！！！！！！！！！ ...2	Gevyaa 2010-8-2	117160	Gevyaa 2010-8-5 20:29
预览向高手求教，关于FPGA内核的使用	科学风 2010-8-4	11706	小苦 2010-8-5 17:40
预览第一次发帖，一个弱弱的verilog程序的问题	shaofan530530 2010-8-3	11633	小苦 2010-8-5 17:36
预览 verilog 三分频源代码	254936154 2010-8-5	01808	254936154 2010-8-5 17:24
预览关于verilog中的输入端口和输出端口的类型？	芙蓉帐暖 2010-8-3	23374	芙蓉帐暖 2010-8-5 15:22
预览 fpga的速率等级是什么意思啊？	CPLD 2010-8-5	63258	CPLD 2010-8-5 11:31
预览用Verilog写了一个串口的程序，只能收发单个字节，即收发8个数据位	IPO 2010-8-5	43331	IPO 2010-8-5 09:30
预览谁有“FPGA 数字电子系统设计与开发实例导航”光盘的例子啊！	hello2008 2010-7-30	11579	过去的过去 2010-8-5 08:24
预览 verilog 中的测试程序怎么编译？	芙蓉帐暖 2010-8-3	42742	过去的过去 2010-8-5 08:22
预览 ISE12.1使用初体验（问题汇总）	TCL 2010-5-8	95628	IPO 2010-8-5 08:07
预览想做一个数字均衡器,希望大家能提一些宝贵意见,谢谢	IPO 2010-8-5	01390	IPO 2010-8-5 03:34
预览请问画EP3C120F484C板子时，JTAG口上的上拉电压是VCCIO还是VCCA?	IPO 2010-8-5	01604	IPO 2010-8-5 03:32
预览 GNDA和GND有什么区别？	IPO 2010-8-5	53024	IPO 2010-8-5 03:29
预览如何在VHDL顶层模块下例化Verilog模块	CTT 2010-6-28	84283	breezexa 2010-8-4 22:14