FPGA技术交流今日: 0|主题: 13392|排名: 7

1 ... 310 311 312 313314315 316 317 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览求助	ymxiaohong 2010-9-6	01800	ymxiaohong 2010-9-6 18:11
预览我有一个二选一的数据选择器但是两个输入的数据不是同时到达，其中一个有延时	vvt 2010-8-26	42985	wangziaiyun 2010-9-5 17:45
预览 quartusii 如何仿真PLL？	caibibo 2010-9-3	13058	njithjw 2010-9-4 23:16
预览 tlc2543	stulab 2010-9-3	01795	stulab 2010-9-3 20:03
预览怎么把程序下载到FPGA芯片里运行仿真呀	wangw899 2010-8-14	32884	文气豪爽 2010-9-3 14:43
预览求教 quartus 添加元件菜单中buffer->wire元件意思	caibibo 2010-9-2	12854	sprone 2010-9-3 14:26
预览 win7为什么安装不了QUARTER2 9.1	LUO08082324 2010-9-1	12301	sprone 2010-9-3 14:25
预览 FPGA中如何旁路NIOS核？	jiaomingtao 2010-8-28	11765	sprone 2010-9-3 14:15
预览新款回路校验仪，何以最好卖？	tianya123 2010-8-28	11954	sprone 2010-9-3 14:15
预览 VHDL代码的仿真	风吹天 2010-9-2	11957	sprone 2010-9-3 14:14
预览 VHDL语法问题	stulab 2010-8-30	22193	sprone 2010-9-3 14:13
预览 clk1 <= ~clk1;中间=之前的是什么意思啊？	无名 2010-8-21	32703	无名 2010-9-2 21:44
预览 verilog 关于余除 '%' 的问题	doublewangbo 2010-8-6	11977	njithjw 2010-9-2 21:12
预览 xilinx 内部IP核函数各个参量讲解哪里有	huanshen1009 2010-7-26	32665	liuqiao168752 2010-9-2 21:09
预览 DDS（VHDL)的例子,很经典	20080067 2010-4-27	22930	long765long 2010-9-2 20:08
预览电子门，给你带来别样的精彩！	tianya123 2010-8-19	12124	小强 2010-9-1 10:28
预览 flip-flop这个单词具体是什么意思	vhdl 2010-6-25	22447	vividbear 2010-9-1 08:39
预览 1.两句if语句，一个没有elsif，问有没有区别2.latch与flip-flop的区别大家说说！ ...2	ups 2010-6-28	158938	vividbear 2010-9-1 08:34
预览请问一个关于DDS生成正弦波的问题先写语句还是先用IP核语句和IP核又如何实现联系	inter 2010-6-26	22833	vividbear 2010-9-1 08:29
预览有人用过chipscope吗	ccs 2010-8-25	53685	vividbear 2010-9-1 08:27
预览 FPGA检测输入信号，类似于序列检测	cgh996 2010-8-17	12363	njithjw 2010-8-31 23:33
预览如何产生超前码和滞后码？	vividbear 2010-8-30	01797	vividbear 2010-8-30 21:09
预览关于进程执行的小问题！急求高手解答。	BEAR2009 2010-8-24	73580	honglinlang 2010-8-28 12:27
预览请教关于CPLD内部REG到REG的延时问题	studentup 2010-8-16	54327	长言笑 2010-8-28 11:33
预览有人做过 testbench 里面 report (VHDL) or display (verilog) 么	vvt 2010-8-27	12506	sprone 2010-8-27 18:20
预览图形编程和语言编程相比，哪种方式占的资源多啊？？	zhouhaiyu 2010-8-27	01740	zhouhaiyu 2010-8-27 11:38
预览那位知道采用JTAG下载jic文件后不运行是怎么回事	vvt 2010-8-27	54360	vvt 2010-8-27 08:51
预览请问如何查看各模块slice的占用情况	henin 2010-8-26	11968	sprone 2010-8-26 23:54
预览 QUATUS没有TESTBENCH	vvt 2010-8-26	32824	sprone 2010-8-26 23:53
预览大家帮我看看	waakoeng 2010-8-26	53446	sprone 2010-8-26 23:50
预览有没有 hdl写的8x8点阵程序	CPLD 2010-8-4	12107	I2C 2010-8-26 16:39
预览为什么ISE启动Modelsim总是停止	IPO 2010-8-23	22376	tonyxu86 2010-8-26 15:48
预览请问！！！！！！！！！！！！！	Gevyaa 2010-8-26	01769	Gevyaa 2010-8-26 13:57
预览 NAND ECC IP	fbliang 2010-8-26	02739	fbliang 2010-8-26 13:11
预览分时复用	fangxia4319 2010-8-26	01998	fangxia4319 2010-8-26 10:59
预览已经搞定了了了-求助Top-level design entity is undefined？	awy0903 2010-8-26	24950	I2C 2010-8-26 10:38
预览 Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings	vvt 2010-8-24	44877	wangziaiyun 2010-8-26 10:37
预览 ISE9.1中复数乘法器软核问题	tianhaishan1987 2010-8-25	02469	tianhaishan1987 2010-8-25 21:10
预览如何快速学习verilog	yaomingzhong 2010-8-14	12135	wangziaiyun 2010-8-25 20:49
预览 FPGA 与先进控制	majwdxt 2010-8-25	01774	majwdxt 2010-8-25 19:28