FPGA技术交流今日: 2 |主题: 12936|排名: 8

1 ... 312 313 314 315316317 318 319 ... 324 / 324 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览状态机问题，发现复位后开始几个周期内输出无任何反应，隔了好几个周期才开始有输出?	usd 2010-6-26	22218	ANG 2010-6-26 04:01
预览有必要学习ISE，QuartusII等集成工具吗？来完成Rocket IO,BRAM等设计吗	HDL 2010-6-26	42348	tim 2010-6-26 04:00
预览状态机无任何输出高手进	CHAN 2010-6-26	41744	UFP 2010-6-26 03:55
预览想实现GPIO与XGPIO的管脚电平一致，编了下面的程序	ANG 2010-6-26	11969	usd 2010-6-26 03:54
预览状态机的例子是分了三个process的那种不同process之间是并行执行的	我不是少爷 2010-6-25	42129	海龟 2010-6-26 03:53
预览 verilog在变量定义时可以直接赋初值	interi 2010-6-26	55959	VVC 2010-6-26 03:53
预览 14bit双向IO口 cpld	longtime 2010-6-26	22253	tim 2010-6-26 03:53
预览如何用VHDL语言设计CRC编码器	encounter 2010-6-26	22862	longt 2010-6-26 03:51
预览 vcs作后仿真如何dump出vpd波形文件	ANG 2010-6-26	36558	AAT 2010-6-26 03:51
预览请问我用JTAG口向CPLD写入程序，如果要删改，应如何把这些程序删除？	longtime 2010-6-26	11734	interi 2010-6-26 03:47
预览 verilog测试文件使用方法	usd 2010-6-26	12623	UFO 2010-6-26 03:47
预览我的.vhd文档不能编译。MAX_PLUS2的lisence.dat文件在哪有下的？	CCIE 2010-6-26	22154	longtime 2010-6-26 03:46
预览求助：使用Quartus 软件仿真工具出现的问题	ICE 2010-6-26	11717	interi 2010-6-26 03:46
预览单进程状态机的设计	encounter 2010-6-26	64001	usb 2010-6-26 03:46
预览求助:EZUSB FX2调试遇到问题??	ups 2010-6-26	42594	ANG 2010-6-26 03:44
预览如何在FPGAADVANTAGE 6.1里加MODELSIM?	longtim 2010-6-26	11835	CHANG 2010-6-26 03:44
预览 epm270里的ufm（user flash memory）可以用来干什么	inter 2010-6-26	42825	ANG 2010-6-26 03:42
预览有什么办法让synplify能识别所写的状态机呢,写代码有什么讲究	inter 2010-6-26	32524	CCIE 2010-6-26 03:41
预览 verilog状态机死机	UFP 2010-6-26	23902	usd 2010-6-26 03:41
预览我要设计一个位串的数组，并初始化，可编译通过不了	VVIC 2010-6-26	11773	usd 2010-6-26 03:37
预览这是一个4位的移位寄存器DIR是不是控制左移或者右移的	UFO 2010-6-26	32384	interig 2010-6-26 03:36
预览 fpga新手有关verilog中全等号===的使用	ICE 2010-6-26	22574	VVC 2010-6-26 03:36
预览 riviera的代码分析工具code coverage	CHAN 2010-6-26	32655	ANG 2010-6-26 03:36
预览图像采集的系统DSP和CPLD的问题	CCIE 2010-6-26	22689	longtime 2010-6-26 03:35
预览 cpld的时钟频率是怎么算的？	AAT 2010-6-26	32984	CCIE 2010-6-26 03:35
预览光纤电流互感器数据处理算法的fpga实现要求用verilog hdl语言去做。	AAT 2010-6-26	12054	ups 2010-6-26 03:34
预览 cpld设计流程	CHANG 2010-6-26	11581	interige 2010-6-26 03:33
预览【求助】：高手帮忙看看我的vhdl程序问题出在什么地方	HDL 2010-6-26	31905	ANG 2010-6-26 03:33
预览偶是新手本人开始学verilog，请问用什么软件编程？	VVC 2010-6-26	21924	ATA 2010-6-26 03:31
预览用的Quartus 60由于没有lincense,所以不能自动生成.sof和.pof文件怎么办?	ups 2010-6-26	22568	UFP 2010-6-26 03:30
预览请问大家三段式状态机的问题	inter 2010-6-26	12243	ATA 2010-6-26 03:29
预览电平产生问题	ups 2010-6-26	21921	ANG 2010-6-26 03:29
预览求助：code style check工具	VVIC 2010-6-26	12088	ngtim 2010-6-26 03:25
预览脉冲按键电话按键显示器设计Verilog HDL	ATA 2010-6-26	11976	CHA 2010-6-26 03:24
预览 EPM1270管脚未定义	HDL 2010-6-26	42341	CHANG 2010-6-26 03:18
预览 MAXPLUSII10.2和licen？，编译不了咯	inter 2010-6-26	22402	CCIE 2010-6-26 03:17
预览关于用Gray码替换Binary码编写状态机的问题	FFT 2010-6-26	22574	ngtim 2010-6-26 03:15
预览程序怎么改:输入有两个时钟信号：gate：1Hz方波，clk：40MHz；另一输入是使能信号：en	longtim 2010-6-26	32558	ups 2010-6-26 03:14
预览 fpga工程师有人用过ISE中的stateCAD么?	ups 2010-6-26	12015	UFO 2010-6-26 03:13
预览 CPLD设计主备控制器	VVC 2010-6-26	21783	CHANG 2010-6-26 03:10