集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13287|排名: 1 

作者 回复/查看 最后发表
预览 什么是modelsim ccs 2010-7-31 02358 ccs 2010-7-31 10:48
预览 如何使用ModelSim仿真 ccs 2010-7-31 02096 ccs 2010-7-31 10:45
预览 如何建立XILINX FPGA开发中的ModelSim仿真环境 ccs 2010-7-31 03302 ccs 2010-7-31 10:36
预览 verilog代码输出和约束? vvt 2010-7-31 02170 vvt 2010-7-31 06:28
预览 在没有工程的情况下怎样下载elf文件啊? IPO 2010-7-30 01800 IPO 2010-7-30 16:43
预览 求助:关于移位的操作 namemy 2010-7-30 01800 namemy 2010-7-30 14:15
预览 求助 liujieaa 2010-7-30 01688 liujieaa 2010-7-30 09:08
预览 Modelsim仿真时测试文件出现错误,请版主和朋友们帮忙看看。 muwu324 2010-7-30 02836 muwu324 2010-7-30 08:54
预览 verilog语句块:当wrsig从0到1时,wrsigrise为1,这个怎么看啊 IPO 2010-7-30 32420 IPO 2010-7-30 08:52
预览 FPGA适合做哪些方面的工作? keepcome 2010-7-27 32602 vvt 2010-7-30 05:23
预览 请问一下锁相环一定要用锁相环时钟吗 vvt 2010-7-29 02313 vvt 2010-7-29 17:44
预览 if语句中不能调用MODULE,怎么办? kinto 2010-7-29 11831 guanguan 2010-7-29 15:24
预览 FPGA 适合做计时吗? IPO 2010-7-27 32022 williez 2010-7-29 13:54
预览 朋友们的FPGA都是自学的? vvt 2010-7-29 21808 angelaction 2010-7-29 11:16
预览 编uart异步串口协议, 用的8MHz外部时钟,波特率9600bit/s,应该分频多少? I2C 2010-7-29 12105 I2C 2010-7-29 11:13
预览 关于Verilog hdl编写语音识别的算法 luchunmei 2010-7-29 01841 luchunmei 2010-7-29 10:51
预览 FPGA只有部分管脚有输出 IPO 2010-7-27 22339 xixiangfeng 2010-7-28 21:43
预览 我是新手 请多多关照 爱好者 2010-7-21 21943 xixiangfeng 2010-7-28 21:34
预览 请给我推荐一个FPGA开发板吧 liu19870112 2010-7-9 32528 懒散的虫子 2010-7-28 20:26
预览 关于VHDL进程的问题  ...2 CHA 2010-6-27 115756 shifenglian 2010-7-28 12:42
预览 在VHDL语言里面时钟的上升沿是clk'event and clk='1',那下降沿又是怎么表示的呢?  ...23 ICE 2010-6-28 2432044 shifenglian 2010-7-28 12:25
预览 lcd的问题 attachment xyda123456 2010-7-28 01618 xyda123456 2010-7-28 11:16
预览 请问74hc165两片级联,Q7先输出本级并入数据还是先输出前级DS串入数据? fpgaw 2010-7-27 02377 fpgaw 2010-7-27 09:27
预览 iic程序,求解答 kmmy 2010-7-26 01795 kmmy 2010-7-26 19:12
预览 请问如何用$monitor监测信号在时钟上升沿是否变化? IPO 2010-7-26 01542 IPO 2010-7-26 09:11
预览 初学者使用Quartus II中的问题 keepcome 2010-7-24 02109 keepcome 2010-7-24 15:01
预览 深圳承兴益电子有限公司样板收费标准 cxykk 2010-7-22 01729 cxykk 2010-7-22 17:14
预览 求助:这条语句具体是什么意思? zhouliang 2010-7-21 01855 zhouliang 2010-7-21 17:51
预览 FPGA设计研修班(Altera初级培训班)--至芯FPGA创新中心 fpgaw 2010-7-21 02598 fpgaw 2010-7-21 08:11
预览 FPGA 用POWERpc 有人做吗? I2C 2010-7-20 01681 I2C 2010-7-20 08:39
预览 有知道怎么用nc混合仿真verilog和vhdl的么 I2C 2010-7-20 01872 I2C 2010-7-20 08:39
预览 用verilog程序怎样实现10进制数转换为2进制 dds 2010-7-19 02120 dds 2010-7-19 10:26
预览 SOPC怎么来定制PWM组件时TYPE 里面怎么没有avalon_slave dds 2010-7-19 02123 dds 2010-7-19 09:08
预览 请问用FPGA的VGA显示图片怎么做啊? dds 2010-7-19 02218 dds 2010-7-19 09:06
预览 我现在需要在fpga上需要输出一个 1mhz的差分信号,需要如何实现? 谢谢 dds 2010-7-19 01669 dds 2010-7-19 09:05
预览 Innovation multi-channel DDCs IP core pornanier 2010-7-19 01851 pornanier 2010-7-19 01:07
预览 多重嵌套的case语句是否能被综合? fenlido 2010-7-18 02032 fenlido 2010-7-18 21:07
预览 请各路朋友帮帮忙 tianya 2010-7-15 01703 tianya 2010-7-15 16:28
预览 请问:达人高人viterbi核怎么用啊! yl88888 2010-7-14 01726 yl88888 2010-7-14 17:35
预览 有没有用verilog HDL编写接口代码的? luchunmei 2010-7-14 01832 luchunmei 2010-7-14 10:33
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-16 18:20 , Processed in 0.148580 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块