切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13337|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 求CPLD驱动TFT屏的方法 AAT 2010-6-28 02234 AAT 2010-6-28 00:11
预览 关于UDP（用户自定义原语）的问题 FFT 2010-6-28 01765 FFT 2010-6-28 00:09
预览 pwm控制的算法实现单元程 CHA 2010-6-28 01887 CHA 2010-6-28 00:08
预览 verilog的这种写法在vhdl里面有对应么？ ICE 2010-6-28 01755 ICE 2010-6-28 00:08
预览 跪求仿真波形图 谁有用VHDL写的8*8点阵LED显示器写的程序 ICE 2010-6-28 01633 ICE 2010-6-28 00:02
预览 请教DCT的FPGA实现问题 HANG 2010-6-28 01965 HANG 2010-6-28 00:01
预览 如何实现rem的运算功能？ longtim 2010-6-28 01822 longtim 2010-6-28 00:01
预览 谁有等规模简易的一器件的VERILOG代码呀? FFT 2010-6-28 01685 FFT 2010-6-28 00:01
预览 “DAC0832的设计方法” VVIC 2010-6-28 01752 VVIC 2010-6-28 00:00
预览 交通灯能不能用VHDL设计超过400行的代码啊 encounter 2010-6-28 02301 encounter 2010-6-28 00:00
预览 求救:关于CYCLONEII的EP2C35器件编译结果,估算面积的问题? HDL 2010-6-28 01938 HDL 2010-6-28 00:00
预览 我28开始学 FPGA时不时晚了点 CTT 2010-6-27 01757 CTT 2010-6-27 23:59
预览 怎么用vhdl实现fsk解调 HDL 2010-6-27 02078 HDL 2010-6-27 23:57
预览 求图像处理程序注释 interi 2010-6-27 01938 interi 2010-6-27 23:56
预览 将输入、输出的信号合并声明为inout是不是比分别声明为input和output更节省IOB资源？ tim 2010-6-27 01969 tim 2010-6-27 23:56
预览 乘法器用VHDL如何编写 inter 2010-6-27 01708 inter 2010-6-27 23:55
预览 求助：dsp2812与fpga连接问题 CHA 2010-6-27 01746 CHA 2010-6-27 23:55
预览 串并转换改错，请大家指出 UFO 2010-6-27 01693 UFO 2010-6-27 23:54
预览 VHDL代码用来做图像的直方图处理 ups 2010-6-27 12594 AAT 2010-6-27 23:50
预览 那位fpga高手大哥用VHDL做过浮点加减法器 AAT 2010-6-27 02072 AAT 2010-6-27 23:49
预览 关于VHDL到Verilog HDL的移植 usd 2010-6-27 02069 usd 2010-6-27 23:49
预览 verilog六选一扫描器 VVC 2010-6-27 01955 VVC 2010-6-27 23:48
预览 如何用VHDL语言生成顶层设计 CHANG 2010-6-27 02964 CHANG 2010-6-27 23:46
预览 怎么把一个程序放入work库没某个程序包中 ATA 2010-6-27 11826 longtim 2010-6-27 23:45
预览 请大家帮我看看MCU和CPLD通信的程序哪里有问题 usd 2010-6-27 01876 usd 2010-6-27 23:44
预览 sdram控制的疑问？ UFO 2010-6-27 01796 UFO 2010-6-27 23:44
预览 SCI与UART有什么区别？ ANG 2010-6-27 02997 ANG 2010-6-27 23:43
预览 仿真的时候输出没有波形，不知道问题出在哪里，是循环除了问题还是加法出了问题 ups 2010-6-27 01785 ups 2010-6-27 23:41
预览 FPGA做RAM问题 longtim 2010-6-27 01942 longtim 2010-6-27 23:41
预览 在综合时产生下面的警告是什么意思 VVIC 2010-6-27 01645 VVIC 2010-6-27 23:40
预览 弱问一个verilog语法问题 HANG 2010-6-27 12329 longt 2010-6-27 23:40
预览 求教高手下面的两个警告要怎么处理？？？有什么影响？？？ HANG 2010-6-27 22035 ANG 2010-6-27 23:40
预览 使用I/O引脚输出PWM脉冲调节平均电压 CCIE 2010-6-27 01921 CCIE 2010-6-27 23:40
预览 求救液晶驱动电路的设计 ngtim 2010-6-27 01666 ngtim 2010-6-27 23:38
预览 求vhdl实现cmi码/ami码程序 VVC 2010-6-27 02081 VVC 2010-6-27 23:37
预览 inout端口类型具体怎么使用？？ inter 2010-6-27 02129 inter 2010-6-27 23:34
预览 请问怎么用modelsim 对verilog code 加密啊 ??? ICE 2010-6-27 03500 ICE 2010-6-27 23:30
预览 请帮忙看一下我的错误 VVC 2010-6-27 01920 VVC 2010-6-27 23:27
预览 怎么用HDL语言实现采样率2.5MHZ，占空比50%正负脉冲信号的累加计算？ interi 2010-6-27 02035 interi 2010-6-27 23:25
预览 用 FPGA 的计算机在实现 一项具体功能时的流程是如何的 ？ ICE 2010-6-27 01743 ICE 2010-6-27 23:24
下一页 »
1 ...321322323324325326327328... 334下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-2 19:52 , Processed in 0.069127 second(s), 16 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块