切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13367|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 用verilog写的module能够重复引用吗？ longt 2010-6-27 94030 usd 2010-6-28 07:45
预览 为什么我定义的寄存器类型的数组编译总是不能通过? longtime 2010-6-27 83085 HANG 2010-6-28 07:36
预览 同步电路和异步电路的区别 VVC 2010-6-27 74340 ANG 2010-6-28 07:32
预览 IOB资源不够用，有什么技巧改进没有？ ups 2010-6-27 73826 CHAN 2010-6-28 07:31
预览 有verilog开平方的算法吗？ encounter 2010-6-28 63913 FFT 2010-6-28 07:20
预览 进来讨论一下VERILOG,VHDL UFO 2010-6-28 52913 encounter 2010-6-28 07:13
预览 关于操作符？ ups 2010-6-27 62649 HDL 2010-6-28 07:09
预览 求助:关于 @ 的问题 FFT 2010-6-27 82846 VVIC 2010-6-28 07:08
预览 抢答器verilog代码－ VVIC 2010-6-28 53064 interi 2010-6-28 07:06
预览 Verilog的条件语句 北京航空航天大学 夏宇闻 interig 2010-6-28 54566 CHA 2010-6-28 07:02
预览 Quartus 延时电路仿真问题 interi 2010-6-28 62932 HANG 2010-6-28 06:59
预览 如何处理RAM的输入输出与双向数据总路线的连接 encounter 2010-6-28 63165 inter 2010-6-28 06:53
预览 MAXPLUS II编译时LOOP语句的使用 CHAN 2010-6-28 63668 encounter 2010-6-28 06:46
预览 VHDL程序编译通过，可是我需要的 端口被忽略，怎么办？谢谢了！ interi 2010-6-28 63209 longtim 2010-6-28 06:44
预览 如何设置FPGA闲置管脚 encounter 2010-6-27 73746 encounter 2010-6-28 06:42
预览 quartusII 中用Verilog写了几个很简单的模块但在编译时总出现这样的warning:  ...2 HDL 2010-6-27 147623 inter 2010-6-28 06:42
预览 在有时钟的情况下，怎样再表达另一个信号的跳变？ longtime 2010-6-28 53140 VVIC 2010-6-28 06:39
预览 延迟时间置于赋值语句不同位置得到的不同结果 FFT 2010-6-28 53264 longt 2010-6-28 06:32
预览 fpga高手谁有VHDL程序啊 UFP 2010-6-27 63380 ATA 2010-6-28 06:24
预览 一段Verilog代码的意思 usd 2010-6-27 72773 ICE 2010-6-28 06:22
预览 初学verilog 请高手多多指教8 'b1???????是什么意思啊 UFP 2010-6-27 53248 CHA 2010-6-28 06:21
预览 怎么用vhdl实现fsk解调？？ CHA 2010-6-27 63558 usd 2010-6-28 06:17
预览 verilog问题,没看懂,异步清空的D触发器的U D P描述 longtime 2010-6-27 53202 ngtim 2010-6-28 06:12
预览 分频时钟采样的问题 usb 2010-6-28 53189 interig 2010-6-28 06:12
预览 关于同步电路中的时钟(clock)使能信号的问题 CHA 2010-6-27 63236 ngtim 2010-6-28 06:03
预览 verilog 高手进来帮我双向端口的仿真错误 inter 2010-6-27 63741 CHA 2010-6-28 05:51
预览 仿真结果不对 longtime 2010-6-28 73055 CHANG 2010-6-28 05:45
预览 求助：verilog自动交通控制系统 AAT 2010-6-27 42338 interi 2010-6-28 05:44
预览 请问有没有用Verilog写过BCD码除法器的？ longtim 2010-6-28 53335 interig 2010-6-28 05:41
预览 分频代码 BDR是一个8位的二进制数,来实现0-256任意分频 ICE 2010-6-28 73185 inter 2010-6-28 05:40
预览 求SYSTEM VERILOG书 CHA 2010-6-27 83854 longt 2010-6-28 05:38
预览 在对fpga 编程时，对了大量数据的运算，比如说乘法运算有两种方法 tim 2010-6-28 53242 tim 2010-6-28 05:23
预览 verilog请教程序中的一点小问题 CCIE 2010-6-27 63655 VVC 2010-6-28 05:20
预览 加法器中的一些问题 interi 2010-6-28 42372 ATA 2010-6-28 05:20
预览 关于奇数分频 ICE 2010-6-27 63191 VVIC 2010-6-28 05:17
预览 Johnson counter 有什么优点？ interi 2010-6-28 43698 usd 2010-6-28 05:14
预览 求助”正弦波的vhdl程序“ CHANG 2010-6-27 63234 AAT 2010-6-28 05:10
预览 在quartus II中只能用vwf波形文件仿真吗？ inter 2010-6-27 55697 ANG 2010-6-28 05:09
预览 奇数分频 CHA 2010-6-27 72798 FFT 2010-6-28 05:07
预览 在verilog里边调用不同文件里边的模块使用'include就可以了，可是vhdl怎么办？ longtim 2010-6-27 65034 CTT 2010-6-28 05:02
下一页 »
1 ...317318319320321322323324... 335下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-3-29 18:38 , Processed in 0.068712 second(s), 16 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块