切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13287|排名: 1 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 说话人识别系统用FPGA能做出来吗？ usb 2010-6-28 32439 ngtim 2010-6-28 03:38
预览 用双模前置小数分频器实现任意小数分频的VHDL源代码 CTT 2010-6-28 46840 HDL 2010-6-28 03:36
预览 verilog多点例化问题 inter 2010-6-27 32709 CHAN 2010-6-28 03:34
预览 关于异步FIFO中两个时钟相差很大的问题 ANG 2010-6-27 32842 CCIE 2010-6-28 03:33
预览 求助！ＶＨＤＬ程序由于输入输出的位数太多，导致不能用现有的芯片硬件 ICE 2010-6-28 43349 CCIE 2010-6-28 03:32
预览 verilog编译仿真时出现问题（程序如下） tim 2010-6-27 42382 CCIE 2010-6-28 03:31
预览 用状态机实现对A/D转换器ADC0809的采样控制电路 interi 2010-6-28 43847 usd 2010-6-28 03:31
预览 fpga做频率计遇到的问题 CHANG 2010-6-28 31826 encounter 2010-6-28 03:27
预览 用FPGA控制CAN控制器SJA1000，主要是初始化部分 usd 2010-6-28 23769 longtime 2010-6-28 03:26
预览 谁有基于dds的vhdl实例，带原理图 ICE 2010-6-27 32193 AAT 2010-6-28 03:26
预览 用MAXPLUSII调试UART模块的奇偶校验器，波特率发生器，计数器各有个问题 ATA 2010-6-28 21868 AAT 2010-6-28 03:24
预览 vga控制器设计，仿镇波形能出来，可是到实验箱上实现的时候，却显示不出来任何东西 interi 2010-6-27 32140 longtime 2010-6-28 03:24
预览 关于XC3S400控制adc采样问题 ups 2010-6-27 42029 CCIE 2010-6-28 03:22
预览 vhdl如何建立自己的livrary？ interig 2010-6-28 22095 usb 2010-6-28 03:21
预览 vhdl中的元件配置问题 usd 2010-6-27 21912 CHAN 2010-6-28 03:19
预览 外接RAM的测试程序VHDL语言的 CHANG 2010-6-27 33332 ups 2010-6-28 02:56
预览 60-70M/S数据频率能不能写入SDRAM？ inter 2010-6-27 32273 ANG 2010-6-28 02:55
预览 FPGA spartan3的工作频率相关问题 tim 2010-6-28 22919 longtim 2010-6-28 02:48
预览 testbench哪里错了呢.. ATA 2010-6-27 32398 CCIE 2010-6-28 02:47
预览 亚稳态是怎么形成的？如何消除阿？ VVIC 2010-6-28 33364 ngtim 2010-6-28 02:46
预览 Verilog生成伪随机序列? CHAN 2010-6-28 22134 CHA 2010-6-28 02:45
预览 高阻态的描述？？ VVIC 2010-6-28 11824 HANG 2010-6-28 02:44
预览 用VHDL写hilbert transformer AAT 2010-6-28 42450 interige 2010-6-28 02:43
预览 怎样使用wait语句设计一个电平敏感的锁存器 ups 2010-6-28 11987 longt 2010-6-28 02:41
预览 如何控制已给的信号的占空比可调？？ ANG 2010-6-28 21828 usb 2010-6-28 02:38
预览 ise中.ngo是什么文件 encounter 2010-6-28 34051 UFP 2010-6-28 02:36
预览 用FPGA怎样设计一个逻辑分析仪啊？ FFT 2010-6-28 22304 ATA 2010-6-28 02:36
预览 新手请教高手指点程序一点问题 ATA 2010-6-27 22582 ICE 2010-6-28 02:30
预览 如何在VHDL顶层模块下例化Verilog模块 longtime 2010-6-28 34084 UFO 2010-6-28 02:29
预览 verilog中怎么用memory型变量 usd 2010-6-27 23756 HDL 2010-6-28 02:25
预览 并串转化指错，谢谢 ngtim 2010-6-28 11734 ATA 2010-6-28 02:22
预览 使用Verilog的都请进 FFT 2010-6-28 32425 usd 2010-6-28 02:17
预览 求一段数字滤波器的代码关于１６阶的FIR低通数字滤波器的源代码 CTT 2010-6-28 11814 CHA 2010-6-28 02:16
预览 关于$random的使用问题 CHA 2010-6-28 31696 ICE 2010-6-28 02:16
预览 用VHDL语言编写一个带有暂停功能的电子钟程序! usd 2010-6-27 21721 usb 2010-6-28 02:14
预览 求教怎样用FPGA实现多路数据的切换 VVC 2010-6-28 11612 CHANG 2010-6-28 02:13
预览 verilog寄存顺序的、参数化的环形计数器 usd 2010-6-27 54644 usb 2010-6-28 02:13
预览 搞不懂摩尔机有什么作用,还有就是她和pushdown automaton 有什么区别 CTT 2010-6-27 32548 ngtim 2010-6-28 02:11
预览 8位全加器的例子？ longtime 2010-6-27 22405 HANG 2010-6-28 02:11
预览 verilog3人表决器 encounter 2010-6-28 22409 CHANG 2010-6-28 02:11
下一页 »
1 ...317318319320321322323324... 333下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-16 06:32 , Processed in 0.079415 second(s), 15 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块