FPGA技术交流今日: 0|主题: 13365|排名: 7

1 ... 317 318 319 320321322 323 324 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览同步电路和异步电路的区别	VVC 2010-6-27	74194	ANG 2010-6-28 07:32
预览 IOB资源不够用，有什么技巧改进没有？	ups 2010-6-27	73735	CHAN 2010-6-28 07:31
预览有verilog开平方的算法吗？	encounter 2010-6-28	63734	FFT 2010-6-28 07:20
预览进来讨论一下VERILOG,VHDL	UFO 2010-6-28	52854	encounter 2010-6-28 07:13
预览关于操作符？	ups 2010-6-27	62572	HDL 2010-6-28 07:09
预览求助:关于 @ 的问题	FFT 2010-6-27	82768	VVIC 2010-6-28 07:08
预览抢答器verilog代码－	VVIC 2010-6-28	53016	interi 2010-6-28 07:06
预览 Verilog的条件语句北京航空航天大学夏宇闻	interig 2010-6-28	54509	CHA 2010-6-28 07:02
预览 Quartus 延时电路仿真问题	interi 2010-6-28	62880	HANG 2010-6-28 06:59
预览如何处理RAM的输入输出与双向数据总路线的连接	encounter 2010-6-28	63117	inter 2010-6-28 06:53
预览 MAXPLUS II编译时LOOP语句的使用	CHAN 2010-6-28	63600	encounter 2010-6-28 06:46
预览 VHDL程序编译通过，可是我需要的端口被忽略，怎么办？谢谢了！	interi 2010-6-28	63114	longtim 2010-6-28 06:44
预览如何设置FPGA闲置管脚	encounter 2010-6-27	73691	encounter 2010-6-28 06:42
预览 quartusII 中用Verilog写了几个很简单的模块但在编译时总出现这样的warning: ...2	HDL 2010-6-27	147475	inter 2010-6-28 06:42
预览在有时钟的情况下，怎样再表达另一个信号的跳变？	longtime 2010-6-28	53095	VVIC 2010-6-28 06:39
预览延迟时间置于赋值语句不同位置得到的不同结果	FFT 2010-6-28	53193	longt 2010-6-28 06:32
预览 fpga高手谁有VHDL程序啊	UFP 2010-6-27	63309	ATA 2010-6-28 06:24
预览一段Verilog代码的意思	usd 2010-6-27	72701	ICE 2010-6-28 06:22
预览初学verilog 请高手多多指教8 'b1???????是什么意思啊	UFP 2010-6-27	53219	CHA 2010-6-28 06:21
预览怎么用vhdl实现fsk解调？？	CHA 2010-6-27	63493	usd 2010-6-28 06:17
预览 verilog问题,没看懂,异步清空的D触发器的U D P描述	longtime 2010-6-27	53145	ngtim 2010-6-28 06:12
预览分频时钟采样的问题	usb 2010-6-28	53137	interig 2010-6-28 06:12
预览关于同步电路中的时钟(clock)使能信号的问题	CHA 2010-6-27	63188	ngtim 2010-6-28 06:03
预览 verilog 高手进来帮我双向端口的仿真错误	inter 2010-6-27	63672	CHA 2010-6-28 05:51
预览仿真结果不对	longtime 2010-6-28	73013	CHANG 2010-6-28 05:45
预览求助：verilog自动交通控制系统	AAT 2010-6-27	42288	interi 2010-6-28 05:44
预览请问有没有用Verilog写过BCD码除法器的？	longtim 2010-6-28	53239	interig 2010-6-28 05:41
预览分频代码 BDR是一个8位的二进制数,来实现0-256任意分频	ICE 2010-6-28	73108	inter 2010-6-28 05:40
预览求SYSTEM VERILOG书	CHA 2010-6-27	83801	longt 2010-6-28 05:38
预览在对fpga 编程时，对了大量数据的运算，比如说乘法运算有两种方法	tim 2010-6-28	53206	tim 2010-6-28 05:23
预览 verilog请教程序中的一点小问题	CCIE 2010-6-27	63616	VVC 2010-6-28 05:20
预览加法器中的一些问题	interi 2010-6-28	42332	ATA 2010-6-28 05:20
预览关于奇数分频	ICE 2010-6-27	63154	VVIC 2010-6-28 05:17
预览 Johnson counter 有什么优点？	interi 2010-6-28	43645	usd 2010-6-28 05:14
预览求助”正弦波的vhdl程序“	CHANG 2010-6-27	63192	AAT 2010-6-28 05:10
预览在quartus II中只能用vwf波形文件仿真吗？	inter 2010-6-27	55662	ANG 2010-6-28 05:09
预览奇数分频	CHA 2010-6-27	72775	FFT 2010-6-28 05:07
预览在verilog里边调用不同文件里边的模块使用'include就可以了，可是vhdl怎么办？	longtim 2010-6-27	65008	CTT 2010-6-28 05:02
预览新手求助!以下错误怎么改？	HANG 2010-6-28	33335	VVC 2010-6-28 05:00
预览 verilog不知道对不?	encounter 2010-6-28	53154	HDL 2010-6-28 04:59