切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13337|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 VHDL生成图元以后，在原理图文件中使用 usd 2010-6-26 12233 interige 2010-6-26 01:54
预览 CPLD 8051内核的BDF HANG 2010-6-26 02256 HANG 2010-6-26 01:53
预览 我的状态机是怎么回事?? AAT 2010-6-26 12534 HANG 2010-6-26 01:52
预览 状态机的问题，请教高手关于状态机的研究思路 CHAN 2010-6-26 02240 CHAN 2010-6-26 01:52
预览 VHDL编好程序后加载到CPLD中数据紊乱问题??? interig 2010-6-26 12592 UFP 2010-6-26 01:51
预览 高手发一下基于VERILOG的状态机, UFP 2010-6-26 12668 CHANG 2010-6-26 01:51
预览 CPLD语言：想用一个模块实现延迟功能，并且能够在仿真中看出 inter 2010-6-26 12589 UFP 2010-6-26 01:49
预览 EDIF规范的链接包含LPM规范 ICE 2010-6-26 02511 ICE 2010-6-26 01:47
预览 请教时钟选择器的程序 encounter 2010-6-26 02206 encounter 2010-6-26 01:46
预览 在VHDL 里想用FORCE ,应该用什么命令呢? ICE 2010-6-26 02350 ICE 2010-6-26 01:45
预览 VHDL设计一个T接线器 ngtim 2010-6-26 12486 UFO 2010-6-26 01:44
预览 fpga高难度 的程序 VVIC 2010-6-26 02249 VVIC 2010-6-26 01:44
预览 请教：在开发板里面需要时钟的处理？ VVC 2010-6-26 12158 VVC 2010-6-26 01:42
预览 cpld的数据存储如何实现的CPLD如和把一个数存在cpld里面呢 HDL 2010-6-26 12158 longtim 2010-6-26 01:42
预览 请问有DLL的最小的CPLD有什么型号可以选择的？ interi 2010-6-26 12259 VVC 2010-6-26 01:41
预览 cpld中如何输出高阻态：引脚定义为inout，但是综合时出现错误 usd 2010-6-26 14783 ICE 2010-6-26 01:39
预览 maxII的封装图怎么显示不了vccint管脚和vcci/o管脚啊？ CTT 2010-6-26 12393 FFT 2010-6-26 01:39
预览 连续信号的延时输出 interig 2010-6-26 12428 CHA 2010-6-26 01:38
预览 基于FPGA\CPLD的车载DVD位控系统 ICE 2010-6-26 12329 ngtim 2010-6-26 01:37
预览 编写高效的测试设计(testbenches)---8 CCIE 2010-6-26 02177 CCIE 2010-6-26 01:36
预览 关于EPM7128S与计算机串行通信的问题 HANG 2010-6-26 12659 ups 2010-6-26 01:35
预览 Debussy5.2使用问题 CCIE 2010-6-26 11965 longt 2010-6-26 01:34
预览 ultraedit 为什么用注册机产生注册码后，每次打开ultraedit都提示我用的是试用版 FFT 2010-6-26 22510 interi 2010-6-26 01:34
预览 关于USB主机与设备的问题 神仙姐姐 2010-6-26 12323 七郎仔 2010-6-26 01:33
预览 问个问题：“锁存器建模时，用非阻塞赋值”为什么不可以用阻塞呢？ ngtim 2010-6-26 02278 ngtim 2010-6-26 01:32
预览 CPLD高频计数的问题 longt 2010-6-26 22747 FFT 2010-6-26 01:31
预览 哪位高手编过i2c－salve端的程序，请指点一下 CTT 2010-6-26 02409 CTT 2010-6-26 01:27
预览 使用FPGA的可重构的计算机系统的数据和指令也都用二进制代码表示吗？ longtime 2010-6-26 02077 longtime 2010-6-26 01:24
预览 verilog逻辑设计上使用什么样的编辑工具？各有什么优缺点 ATA 2010-6-26 02429 ATA 2010-6-26 01:24
预览 单进程状态机和双进程状态机各自的特点和应用场合? interi 2010-6-26 02522 interi 2010-6-26 01:24
预览 vcs通过UCLI调用TCL脚本问题 VVIC 2010-6-26 02706 VVIC 2010-6-26 01:23
预览 从verilog转到VHDL 有没有哪位大侠教教westor的三段FSM用VHDL怎么描述 HDL 2010-6-26 02200 HDL 2010-6-26 01:22
预览 请教：用CPLD模拟UART口 usb 2010-6-26 12844 encounter 2010-6-26 01:22
预览 元件例化时的端口映射 粉妮 2010-6-26 12261 梦的忧伤 2010-6-26 01:21
预览 求助，不能综合，大家帮忙看一下谢谢1 AAT 2010-6-26 02391 AAT 2010-6-26 01:19
预览 fpga初学者请教三段状态机的问题 沉醉夕阳下 2010-6-25 12341 蓝雪 2010-6-26 01:19
预览 如果状态机没有RESET 夜带水果刀 2010-6-26 12607 流星的美 2010-6-26 01:19
预览 个DPTRA的地址对应cpld历史多少？？cpld里怎么指定具体的地址让单片机能识别 ANG 2010-6-26 02371 ANG 2010-6-26 01:17
预览 数字式工业标准电压/电流转换器设计 VVC 2010-6-26 02355 VVC 2010-6-26 01:17
预览 有限状态机设计的文章的下载链接地址啊？ encounter 2010-6-26 22502 UFO 2010-6-26 01:16
下一页 »
1 ...325326327328329330331332... 334下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-2 19:57 , Processed in 0.068134 second(s), 16 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块