切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13367|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 状态编码到底怎么用? 麦子 2010-6-25 32627 一个人的舞台 2010-6-26 02:27
预览 关于从SLAVE端提取时钟的方式 纸风铃 2010-6-25 22305 七郎仔 2010-6-26 02:26
预览 verilog偶数个非门进行短暂的延时防止优化的问题 纸风铃 2010-6-25 42723 帅帅 2010-6-26 02:25
预览 关于示波器等效采样和实时采样 longt 2010-6-26 01906 longt 2010-6-26 02:25
预览 MAX PLUS II 的时钟频率问题 longt 2010-6-26 22879 CCIE 2010-6-26 02:24
预览 我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗 CHANG 2010-6-26 12298 longt 2010-6-26 02:24
预览 请教设计停表的verilog 代码 inter 2010-6-26 12492 longtim 2010-6-26 02:24
预览 Quartus里说生成netlist必须用smnplicity而不能用synplicity pro? longtime 2010-6-26 02302 longtime 2010-6-26 02:23
预览 同一型号的封装管脚不同能编译一样么！ tim 2010-6-26 01948 tim 2010-6-26 02:21
预览 【求助】 有关状态机自动售货机设计 ICE 2010-6-26 12415 ICE 2010-6-26 02:21
预览 这个芯片的管脚信息:EPF10K20TC144-3 ATA 2010-6-26 02236 ATA 2010-6-26 02:19
预览 SPI Flash ROM 取代 EPROM 可行? CCIE 2010-6-26 32459 interi 2010-6-26 02:19
预览 FPGA 读写DPRAM错误 interi 2010-6-26 12236 HDL 2010-6-26 02:15
预览 为何异步复位那要加2个D触发器才能保证无亚稳态？ longtim 2010-6-26 02389 longtim 2010-6-26 02:15
预览 在状态机里加入并行向串行转换 VVC 2010-6-26 12438 CHA 2010-6-26 02:14
预览 如何用verilog 编写对数等式？？ AAT 2010-6-26 22505 CTT 2010-6-26 02:12
预览 关于fpga编程时的时序问题该如何匹配呢？ longt 2010-6-26 02074 longt 2010-6-26 02:12
预览 vhdl代码在webpack6.2 下assigned package pins 时发生的问题？ longtime 2010-6-26 01924 longtime 2010-6-26 02:08
预览 状态机可以嵌套吗？就是一个state和一个sub_state?还是得把它们写成并列的状态呢？ VVIC 2010-6-26 22594 tim 2010-6-26 02:07
预览 用verilog编写testbench,ModelSim的大牛可否过来指点一下？ interig 2010-6-26 03619 interig 2010-6-26 02:06
预览 如何不让Quartus2生成这些后缀的文件？ CHA 2010-6-26 02252 CHA 2010-6-26 02:06
预览 有关moore，mealy两种状态机的教程吗？ AAT 2010-6-26 22796 CHA 2010-6-26 02:04
预览 CPLD可以接几个晶振 CHAN 2010-6-26 02480 CHAN 2010-6-26 02:03
预览 谁用过synplicity 的 Certify CHAN 2010-6-26 02286 CHAN 2010-6-26 02:03
预览 [求教]关于VHDL变量在状态机中赋值的问题 VVC 2010-6-26 02335 VVC 2010-6-26 02:03
预览 谁使用过STRATIX1S10这块板子？ usb 2010-6-26 02017 usb 2010-6-26 02:02
预览 [求助]assign package pins时出问题 VVIC 2010-6-26 02265 VVIC 2010-6-26 02:01
预览 [求助]ISE在VHDL中怎样使用一个编译好的SCH资源？ ICE 2010-6-26 02288 ICE 2010-6-26 01:58
预览 请教：不同的工艺库仿真时对不定态的处理问题 别生气咯 2010-6-26 12315 豆芽 2010-6-26 01:58
预览 CPLD接RC滤波器问题 CCIE 2010-6-26 02244 CCIE 2010-6-26 01:56
预览 VHDL生成图元以后，在原理图文件中使用 usd 2010-6-26 12344 interige 2010-6-26 01:54
预览 CPLD 8051内核的BDF HANG 2010-6-26 02329 HANG 2010-6-26 01:53
预览 我的状态机是怎么回事?? AAT 2010-6-26 12629 HANG 2010-6-26 01:52
预览 状态机的问题，请教高手关于状态机的研究思路 CHAN 2010-6-26 02328 CHAN 2010-6-26 01:52
预览 VHDL编好程序后加载到CPLD中数据紊乱问题??? interig 2010-6-26 12697 UFP 2010-6-26 01:51
预览 高手发一下基于VERILOG的状态机, UFP 2010-6-26 12768 CHANG 2010-6-26 01:51
预览 CPLD语言：想用一个模块实现延迟功能，并且能够在仿真中看出 inter 2010-6-26 12672 UFP 2010-6-26 01:49
预览 EDIF规范的链接包含LPM规范 ICE 2010-6-26 02580 ICE 2010-6-26 01:47
预览 请教时钟选择器的程序 encounter 2010-6-26 02295 encounter 2010-6-26 01:46
预览 在VHDL 里想用FORCE ,应该用什么命令呢? ICE 2010-6-26 02423 ICE 2010-6-26 01:45
下一页 »
1 ...325326327328329330331332... 335下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-3-29 23:57 , Processed in 0.091536 second(s), 15 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块