切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13392|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 如何用verilog 编写对数等式？？ AAT 2010-6-26 22564 CTT 2010-6-26 02:12
预览 关于fpga编程时的时序问题该如何匹配呢？ longt 2010-6-26 02117 longt 2010-6-26 02:12
预览 vhdl代码在webpack6.2 下assigned package pins 时发生的问题？ longtime 2010-6-26 01969 longtime 2010-6-26 02:08
预览 状态机可以嵌套吗？就是一个state和一个sub_state?还是得把它们写成并列的状态呢？ VVIC 2010-6-26 22629 tim 2010-6-26 02:07
预览 用verilog编写testbench,ModelSim的大牛可否过来指点一下？ interig 2010-6-26 03674 interig 2010-6-26 02:06
预览 如何不让Quartus2生成这些后缀的文件？ CHA 2010-6-26 02284 CHA 2010-6-26 02:06
预览 有关moore，mealy两种状态机的教程吗？ AAT 2010-6-26 22833 CHA 2010-6-26 02:04
预览 CPLD可以接几个晶振 CHAN 2010-6-26 02535 CHAN 2010-6-26 02:03
预览 谁用过synplicity 的 Certify CHAN 2010-6-26 02319 CHAN 2010-6-26 02:03
预览 [求教]关于VHDL变量在状态机中赋值的问题 VVC 2010-6-26 02377 VVC 2010-6-26 02:03
预览 谁使用过STRATIX1S10这块板子？ usb 2010-6-26 02056 usb 2010-6-26 02:02
预览 [求助]assign package pins时出问题 VVIC 2010-6-26 02314 VVIC 2010-6-26 02:01
预览 [求助]ISE在VHDL中怎样使用一个编译好的SCH资源？ ICE 2010-6-26 02319 ICE 2010-6-26 01:58
预览 请教：不同的工艺库仿真时对不定态的处理问题 别生气咯 2010-6-26 12359 豆芽 2010-6-26 01:58
预览 CPLD接RC滤波器问题 CCIE 2010-6-26 02277 CCIE 2010-6-26 01:56
预览 VHDL生成图元以后，在原理图文件中使用 usd 2010-6-26 12393 interige 2010-6-26 01:54
预览 CPLD 8051内核的BDF HANG 2010-6-26 02371 HANG 2010-6-26 01:53
预览 我的状态机是怎么回事?? AAT 2010-6-26 12666 HANG 2010-6-26 01:52
预览 状态机的问题，请教高手关于状态机的研究思路 CHAN 2010-6-26 02363 CHAN 2010-6-26 01:52
预览 VHDL编好程序后加载到CPLD中数据紊乱问题??? interig 2010-6-26 12737 UFP 2010-6-26 01:51
预览 高手发一下基于VERILOG的状态机, UFP 2010-6-26 12805 CHANG 2010-6-26 01:51
预览 CPLD语言：想用一个模块实现延迟功能，并且能够在仿真中看出 inter 2010-6-26 12708 UFP 2010-6-26 01:49
预览 EDIF规范的链接包含LPM规范 ICE 2010-6-26 02618 ICE 2010-6-26 01:47
预览 请教时钟选择器的程序 encounter 2010-6-26 02331 encounter 2010-6-26 01:46
预览 在VHDL 里想用FORCE ,应该用什么命令呢? ICE 2010-6-26 02459 ICE 2010-6-26 01:45
预览 VHDL设计一个T接线器 ngtim 2010-6-26 12703 UFO 2010-6-26 01:44
预览 fpga高难度 的程序 VVIC 2010-6-26 02391 VVIC 2010-6-26 01:44
预览 请教：在开发板里面需要时钟的处理？ VVC 2010-6-26 12302 VVC 2010-6-26 01:42
预览 cpld的数据存储如何实现的CPLD如和把一个数存在cpld里面呢 HDL 2010-6-26 12308 longtim 2010-6-26 01:42
预览 请问有DLL的最小的CPLD有什么型号可以选择的？ interi 2010-6-26 12395 VVC 2010-6-26 01:41
预览 cpld中如何输出高阻态：引脚定义为inout，但是综合时出现错误 usd 2010-6-26 15004 ICE 2010-6-26 01:39
预览 maxII的封装图怎么显示不了vccint管脚和vcci/o管脚啊？ CTT 2010-6-26 12607 FFT 2010-6-26 01:39
预览 连续信号的延时输出 interig 2010-6-26 12581 CHA 2010-6-26 01:38
预览 基于FPGA\CPLD的车载DVD位控系统 ICE 2010-6-26 12498 ngtim 2010-6-26 01:37
预览 编写高效的测试设计(testbenches)---8 CCIE 2010-6-26 02338 CCIE 2010-6-26 01:36
预览 关于EPM7128S与计算机串行通信的问题 HANG 2010-6-26 12864 ups 2010-6-26 01:35
预览 Debussy5.2使用问题 CCIE 2010-6-26 12097 longt 2010-6-26 01:34
预览 ultraedit 为什么用注册机产生注册码后，每次打开ultraedit都提示我用的是试用版 FFT 2010-6-26 22635 interi 2010-6-26 01:34
预览 关于USB主机与设备的问题 神仙姐姐 2010-6-26 12456 七郎仔 2010-6-26 01:33
预览 问个问题：“锁存器建模时，用非阻塞赋值”为什么不可以用阻塞呢？ ngtim 2010-6-26 02395 ngtim 2010-6-26 01:32
下一页 »
1 ...326327328329330331332333... 335下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-5-17 23:10 , Processed in 0.037150 second(s), 15 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块