跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）

1051
        复制8次。

1052
        用10ns。
        激励写完了。
        分析综合。
        做仿真设置。

1053
        指定仿真周期，运行1us。
        运行仿真。

1054
        漏了一个等待时间。
        出现了毛刺。
        做编译。
        检查语法。
        这个跟Verilog的操作一模一样。
        然后restart。

1055
        接着指定周期。
        因为没有系统停机任务。
        这就对了。
        然后我们再看另外一种数据流的支持。
        就是when-else语句。
        另存为mux2_dataflow_when_vh.vhd。
        设置为顶层。

1056
        修改一下内容，三处替换名称。
        也是用数据流写的。
        检查一下框架。
        Ctrl-S、Ctrl-K。
  

1057
        加上条件。

1058
        我们在生成安全行为的时候就要注意，全条件。
        Ctrl-S、Ctrl-K。

1059
        这是用when语句写的。
        然后写它的验证。
        新建另存为mux2_dataflow_when_vh_tb.vhd。
        从with里面复制过来。
        名字也换过来。
        换5个地方。
  

1100
        做仿真设置。
        同样是仿真1us。
        运行仿真。