跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）

1617
        （分享设计）。
        写仿真。
        写激励。

1618
        （分享设计）。
        写仿真。
        写激励。

1619
        （分享设计）。
        写仿真。
        写激励。
        写#200us后stop。
        保存。
        暂时不写激励，就写到这。
        做仿真设置。

1620
        （分享设计）。
        做仿真设置。
        添加仿真模型。

1621
        （分享设计）。
        做仿真设置。
        分析综合。
  

1622
        （分享设计）。
        分析综合完成。

1623
        （分享设计）。
        运行仿真。
        比较大，编译库也比较多。
        报错。
        Tb上缺少实例名。

1624
        （分享设计）。
        修改仿真。
        Mem。
        保存。
        运行仿真。

1625
        （分享设计）。
        观察仿真波形。
        让它停下。
        添加中间信号phy_clk。
        Restart，run –all。
        然后点全局放大进行刷新。

1626
        （分享设计）。
        观察仿真波形。