跟李凡老师学FPGA本地接口设计：LIP基础（20170502课堂笔记）

跟李凡老师学FPGA本地接口设计：LIP基础（Local Interface Protocol）（20170502课堂笔记）

用笨笔头整理课堂笔记，用以备忘，温故而知新。
整理文稿的细节处未能一一体现李凡老师讲课精髓和独特风采，有待下一步补充完善。
感谢李凡老师博大精深的学识、孜孜不倦的教诲，并敬请李凡老师原谅本人拙劣的课堂笔记。

近期精彩课程安排如下图。
实际执行可能会有所调整，谨供参考。

0905
        后面的课程要用到IP核、大量的接口。
        所以说今天呢，必须要补充它的一个背景知识，就是本地接口协议，Local Interface Protocol。
        这个呢，LIP，是Altera重要的一个入门基础。
        我们来做个介绍。Local Interface Protocol，接口和接口之间的协议，或者说Altera的IP核嘛，对我们来说很实用。
        也可以这么说，如果我们没有LIP的背景知识，对于IP核的使用可以说是茫然的，几乎是不可想象的。
   

0906
        所谓本地接口，Local Interface，指的就是芯片内部的逻辑和逻辑之间的接口，或者说芯片内部逻辑和逻辑之间的通信。
        以往，我们要写一个逻辑和逻辑之间，为了要实现正常的一个信号的传输，我们采用自己的约定的方式。
        这种约定的方式呢，在文献里面称之为native，就是自由的设计标准。
        那么Altera也好，Xilinx也好，它们现在大量使用IP，就是Intellectual property，这样一个时代。       

0907
        大量的IP的使用，包括我们马上要说的IP。
        其中呢，有大量的逻辑和逻辑之间对接的问题。
        如果每一个逻辑的对接，都要仔细地研究它的说明书。
        我要使用一个已有的逻辑，那么我们必须把已有的逻辑说明书吃透。
        它之间是如何构成它们通信握手的，一定要了解，那么这样的话呢，势必带来效率的低下。
        那么Altera就有一个组织，使用IP核的这个组织，都是用标准的Avalon接口，对接的时候十分方便，甚至可以不用看说明书，我只要有它的接口就可以。

0908
        实际上呢，我们也有一种说法，就是Local Interface Protocol，这个技术支持，就像当年我们学数理化一样。
        学好数理化，走遍天下都不怕。在中学有这个口号。对于IP的使用，也是类似。
        学好了LIP，这个IP是Interface Protocol。
        Altera的IP是专用的一段执行电路，可重用的代码。
        那么有了这个协议的约束，代码之间的组织就非常方便，甚至可以不用看说明书。
        直接用它的代码来做。

0909
        所以说这段LIP我们学会了以后，DDR2、DDR3的IP会用，PCIE的会用。
        高速差分的，所有的IP核都用的是这样的组织。
        Xilinx也有这样的准则，这是使用LIP的第一个目的，第一个用途，就是组织IP。
        第二个用途呢，就是可以实现标准化的方式来组织自己的接口。
        以往我们做Native自由设计的标准的时候，我们主要满足特定设计的逻辑。
        我们很可能并没有做到它的标准化，什么是标准化呢？
        就是当我们构成这个接口以后，别人可以方便地使用。
        在第三方的代码组织里面，你的代码使用呢，可以按标准化的方式来做。
        第三个方向，就是优化。

0910
        我们做自己的设计的时候，我们很少考虑到，如何把这个接口做得更好一点。
        如果我们采用了Avalon，当我们使用了这种标准的时候，也就做到优化的目的。
        这又是一个方向。
        第四个方向，就是避免错误，我们在构建我们自己的握手的时候，我们很难发现其中明显存在的错误，或者是隐藏的错误。
        但是如果你使用了一个标准化的接口，这个错误大多数可以得到避免。
        最后的一个方向，使用标准的接口，就是能够提供自己的未曾考虑的那些因素。
        我们知道，在信息爆炸的时代，各种标准，各种思想，层出不穷。

0911
        对一个设计者，他的知识范畴也好，他的检索，他的阅读量，都是受限的，所以说不可能面面俱到。
        如果你使用一个自己的设计，你不可能考虑得到。
        这个世界在发展，你没有考虑到的，还有一些对接的标准。
        但是如果你用标准来做，用Avalon来做，基本上这个标准的设计者、制定者，就已经考虑到了最前沿的、可能发生的那些问题。
        接口协议包括，在芯片内部，模块和模块之间的Interface。
        时钟复位，数据流，握手信号，存储器信号，以及中断信号。
        开始这部分我们稍微快点，因为重点在后面的存储器映射上。

0912
        它的这个协议指的是总线之间的协议，就是这个手册上。
        手册的原文一会发给大家。
        组件，这是VHDL的一个概念，相当于我们的一个module。
        Verilog里面的module。
        显式建模，对接口进行定义。
        它提供了对高速数据的读写和存储器的流管理。
        科学设计的规范，就是从接口的角度上，来讨论了必然存在的一些规定。
        因为它是一个接口，它要考虑对规则的管理，可是片外的规则有很多很多。
        比如说，我们马上要学的SDRAM，它是一个片外，它跟FPGA之间并没有直接的关系。
        还有IIC。
        这些呢，都称之为off-chip，off-chip也得管理。

0913
        它提供了7个规则。
        称之为流管理规则。所谓的流水线，pipeline。
        流管理指的是在数据传输的过程之中，始终是一个方向，就像一条河流一样，水往低处走，从上游流到下游。
        称之为streaming。
        下面还有存储器映射。
        如果有两个方向的传输，这时数据的传输，不仅从一个方向向另一个方向，这种情况称之为主从传输。
        主从传输包含了地址的主从传输，就称之为存储器映射传输。