跟李凡老师学FPGA本地接口设计：LIP基础（20170502课堂笔记）

0921
        在总线的下面，有一个以太网的控制器。
        以太网的控制器，仍然跟MM用从机的接口来对接的。
        然后呢，在下面有两个DMA，直接存储器访问。
        我们首先看一下，下面的以太网控制，以太网呢，在这张图的左侧，未绘制的部分，有一个外围的以太网的适配器，它对接的是Conduit，打包的那个接口。
        因为以太网的协议，也不是FPGA管理的，也不是Xilinx和Altera来管理的，所以放在Conduit上。
        Conduit当然是双向了，进入以太网的控制器以后，就变成ST了。
        变成streaming了。
        首先它有一个流的上游，source。

0922
        DMA是它的下游。
        中间经过了FIFO。FIFO是典型的流接口。
        进了DMA以后，我们看这个DMA的通道，是可以避开CPU直接访问存储器的。
        或者是静态存储器，或者是DDR3，所以说呢，它有加速器的功能，当它接管资源之后，它成为主机。
        它可以作为主机来访问存储器。
        所以说它既有主机接口，又有从机接口。
        它是一个加速器。
        它有Master，它有Slave，从机接口。
        两者皆有，并且还有中断。
        我们学过加速器，我们就知道，这个中断呢，会指向CPU。

很好，很不错~~~~~~~~~~

                    学习

很好，很不错~~~~~~~~~~

向李老师致敬~~~~~~~~~

赞，，，，，，，，，，，，谢谢分享。。。。。。。。。。。。。

感谢楼主分享的资料，很有条理

0923
        另外呢，我们还有上传的，上传也有DMA通道，访问存储器。
        访问存储器以后，这个DMA呢，它的接口就是source。
        是这个流的上游。
        上传的时候，我们的机器里面是上游。
        以太网这个接口是它的下游。
        再往下面呢，就是一个锁相环，锁相环上用的是时钟的source和sink，就是时钟的上游和下游。
        说源端口和宿端口，这个比较拗口，我们直接说上游和下游。
        CSnk，这个指的是时钟的下游。