- 基于Verilog-HDL语言的串口设计 (5篇回复)
- 芯片是EP4CE6F17C8 求帮助！ (0篇回复)
- ISE仿真 求助？ (0篇回复)
- SRAM设计问题，求助？ (0篇回复)
- modelsim仿真结果对比，求帮助？ (2篇回复)
- 学vhdl好，还是verilog好？ (5篇回复)
- sdram接口读写时序 (2篇回复)
- localparam和parameter有何区别？ (1篇回复)
- 请问，这是什么错误？ (1篇回复)
- 有谁对远程更新fpga比较了解的 (0篇回复)
- 谁会用ise和synplify把自己的程序黑盒文件(ngc或者其他格式) (0篇回复)
- fpga相对于stm32有何优势？求大神解答 (2篇回复)
- sdram工作模式配置 (1篇回复)
- 7系列transceiver ip 中的DRP clock干啥的? (0篇回复)
- 求在哪里可以购买到下载线？ (3篇回复)
- 怎么把一个文件设为顶层 (2篇回复)
- Verilog 设计一个程序，求助？ (3篇回复)
- Quartus的信息窗口不见了怎么找？？？ (1篇回复)
- 问题求助？ 拜谢？ (1篇回复)
- 求大神指点一下基于串口，SDRAM电子相册的制作 (5篇回复)
- 这个问题如何解决，谢谢？ (0篇回复)
- 关于使用quartus 工具的 求助？ (5篇回复)
- FPGA开发全攻略-- 工程师创新设计宝典（技巧篇） (3篇回复)
- quartus 13.1工具使用求助？ (0篇回复)
- fpga开发中遇到的问题，求大神们给予指点； (0篇回复)
- 学习fpga交流，问题求助？ (0篇回复)
- 关于数据采集中遇到的问题？ (2篇回复)
- 深入英特尔生态链，Cyclone10抢进汽车电子、智能工业领域 (2篇回复)
- SDRAM小谈 (3篇回复)
- DDR小谈 (1篇回复)
- 关于modelsim仿真的do文件求帮助？ (2篇回复)
- 用fpga做的系统，在现场初步测试波形，环境的干扰有点大，这个弄个铁壳罩下有用吗 (1篇回复)
- 自己做了一个FPGA实验板子，上面有rs232串口，我想做FPGA与电脑间串口通信实验 (1篇回复)
- 在vivado hls的设计过程中遇到的问题？ (0篇回复)
- 关于QSYS工具的使用？ (0篇回复)
- 关于constraint文件的引脚配置问题？ (0篇回复)
- 关于调用modelsim出错，求帮助 (9篇回复)
- constraint文件除了写引脚对应接口和标准外。还有哪些情况要考虑添加一些语句在con... (0篇回复)
- Win10用的32位的ISE可以调用64位的modelsim吗？ (0篇回复)
- 新手了解FPGA组成、工作原理和开发流程 (13篇回复)
