- 有用过Floating Piont Hardware这个IP核吗？ (0篇回复)
- FPGA中 @eachvec 是干什么的额？ (2篇回复)
- chipscope里面 如果不是全局时钟管脚作为采样时钟 会不会出问题的？ (1篇回复)
- 用FPGA分频问题请教 (2篇回复)
- 将matlab生成的滤波器系数导入fir的ip核时，总是失败，求高手指点 (1篇回复)
- 仿真自己写的pcie dma模块，主动发memory读写操作到IP core 的rq接口 (1篇回复)
- ZX_1开发板上有蜂鸣器吗？ (2篇回复)
- 请问请问ZX_1开发板上串口的波特率是多大 ？ (1篇回复)
- 请问ZX_1开发板上6个数码管为什么只用到了3根线来控制 (1篇回复)
- 请问 altera max10芯片支持pci ip么？？ (1篇回复)
- DA,AD技术指标 (2篇回复)
- 大家要注意，FPGA的JTAG口很脆弱！！！ (0篇回复)
- FPGA语言的选择 ——Verilog和vhdl的区别 (2篇回复)
- 逻辑电路设计DE2-115实战宝典范例代码 (1篇回复)
- Channel Link详细介绍5 (0篇回复)
- Channel Link介绍4 (0篇回复)
- cameralink详细介绍3 (0篇回复)
- cameralink详细介绍2 (0篇回复)
- cameralink详细介绍 (0篇回复)
- 学DSP、FPGA、ARM，哪个更有前途？ (1篇回复)
- 谁有h.264的fpga代码，能共享下吗 (0篇回复)
- 请教一个问题，Altium Designer画FPGA原理图 (0篇回复)
- FPGA设计流程 (1篇回复)
- DDR2的仿真 (3篇回复)
- PCB设计之大话喷锡、镀金和沉金 (0篇回复)
- PCB布局八大法则 (0篇回复)
- 如何搞定不规则形状的PCB设计难题 (0篇回复)
- 注意这九点，你的PCB布线就完美了！ (0篇回复)
- PCB板设计的趋势及技巧分析 (0篇回复)
- FPGA系统设计的仿真验证之：SDRAM读写控制的实现与Modelsim仿真 (0篇回复)
- 有谁做过32个点的均值滤波器吗？有没有什么好办法处理数据 (1篇回复)
- 请问verilog怎样实现提取整数的个十百千位？ (2篇回复)
- 解释一下几个VDHL程序 (0篇回复)
- quartusii11.0的安装包和破解补丁谁有，求助 (0篇回复)
- EP4CE22的封装去哪下载啊 (0篇回复)
- 大家有没有用过k7的？功耗如何？ (0篇回复)
- 谁知道在quartus中，如何在代码中替换一个词，逐个替换挺麻烦的。 (1篇回复)
- 大神们 在FPGA中输出不使用DCI技术 会有什么影响吗 (0篇回复)
- 怎么在多个process中对同一信号赋值？？？ (3篇回复)
- fpga工程师使用示波器的经典汇总 (98篇回复)
