- 有没有大神用过这个软件 CoeGenerator .bin转化.coe文件时 数据宽度怎么设置？ (0篇回复)
- 转：9年FPGA工作总结，苦海无涯，穷逼多 (2篇回复)
- 上位机对下边的FPGA驱动的一个器件读写是随机的，在FPGA内部的状态机该怎么写 (3篇回复)
- Xilinx FPGA在线更新配置数据交流 (2篇回复)
- 有没有用K7做过LVDS点屏的 (0篇回复)
- 谁那里有FPGA项目的设计文档的模板 (1篇回复)
- 怎么用Quartus看Altera芯片的工作电流？？？ (1篇回复)
- DS-5是有用在FPGA上，就是用在soc上的，刚学什么都不懂，大家见谅 (0篇回复)
- 32个ddr3在pcb连线的时候，数据线用多少合适呀 (0篇回复)
- xilinx和IBM联合推出的CAPI，哪位搞过 (0篇回复)
- bt1200的crc可以参考哪个协议？？？ (0篇回复)
- verilog实现微分器 (3篇回复)
- nios程序下载到epcs里上电后程序不运行，但是重新下载一次.sof文件后程序才开始运行 (1篇回复)
- 请问 .sof 文件下载失败的原因是什么？ (1篇回复)
- ALTERA的I/O bank为什么有的还分了3A/3B？跟分成3A 4A是由什么注意的事项？ (1篇回复)
- verilog 顶层文件可以是二维数组吗 (1篇回复)
- spartan6 xc6slx100t的clk连那个引脚？ (0篇回复)
- 大神们有做过CORDIC的吗？ (0篇回复)
- 什么是同步状态机？ (1篇回复)
- RTL级描述方式是什么？ (1篇回复)
- 什么是 HDL RTL级的描述方式？ (1篇回复)
- 求至芯科技EP4CE6E22C8NV3.0版本原理图 (0篇回复)
- modelsim不能仿真请问是什么问题? (0篇回复)
- initial语句如何使用？求解答；； (4篇回复)
- 在时序模块中，采用阻塞赋值会出现什么问题吗？ (0篇回复)
- BUFG U1(.I(ADC_CLK),.O(clk50MHz)); (0篇回复)
- 为什么设计状态机要用同步呢？ (0篇回复)
- 关于综合编译的问题 (3篇回复)
- 求大神解答，谢谢； (3篇回复)
- nios 设计问题 ， (3篇回复)
- 怎么开始运行仿真？ (1篇回复)
- 非阻塞赋值含义 (1篇回复)
- 深入理解阻塞和非阻塞赋值的不同 (0篇回复)
- verilog iccr 在装载覆盖率数据时报错 (0篇回复)
- 如何把前级输出的数据准确地传送到下一级模块中？ (0篇回复)
- 数据有固定的帧格式，数据的起始位置如何确定？ (0篇回复)
- 如何在后级完成数据的同步？ (0篇回复)
- 求大神解惑 (0篇回复)
- 大神 给个建议，谢谢 (0篇回复)
- 综合的一般原则 (0篇回复)
