- [FPGA] fpga控制若干轴控制的问题？ (0篇回复)
- [FPGA] Synplify里P&R用到的XILINX变量怎么设置？ (0篇回复)
- [matlab] 问个有关impact的问题 (0篇回复)
- 用Verilog实现51单片机内核 (0篇回复)
- ISE FPGA RAM用超了，通不过综合吧? (0篇回复)
- 这是什么意思啊 (0篇回复)
- 大神帮看看 o_TxD 通过示波器看看左右抖动很严重 (0篇回复)
- [FPGA开发] DE1-SoC如何调用usb摄像头驱动 (0篇回复)
- XILINX Aritx-7FPGA 时钟问题 (0篇回复)
- [ARM开发] DE1-SOC 摄像头DMA空间不够问题 (0篇回复)
- 求助，解答； (2篇回复)
- 求大神帮我讲解这段FPGA代码，谢谢了 (3篇回复)
- 如果FPGA前仿正确，后仿输出信号全是高阻是怎么回事？ (1篇回复)
- 哪位大神帮我解答一下 (2篇回复)
- 请教一个问题 (2篇回复)
- LVDS，在EP4CE6E22CN8 中，应该用哪些引脚？ (1篇回复)
- 教个问题--verilog 中，仿真---我想把file.dat中的数据读出来怎么写仿真 (1篇回复)
- Verilog 怎么求两条直线的交点？ (0篇回复)
- 有没有人用过LVDS转千兆网的芯片求推荐 (0篇回复)
- 两块FPGA 之间的通讯要采用什么协议比较合适呢？有人做过相关的吗 (0篇回复)
- 学FPGA 唯有至芯 (6篇回复)
- 基于FPGA设计的姓名学研究 (1篇回复)
- 怎么申请xilinx的动态重构的license (0篇回复)
- FPGA SDRAM (0篇回复)
- 武汉至芯科技暑假开班，欢迎围观报名。 (11篇回复)
- FPGA怎么检测到高电平 开始计数 (1篇回复)
- 转型后的赛灵思：成为全可编程公司，主打差异化，瞄准150亿广阔市场！ (0篇回复)
- 如何在一个周期的时钟的上升沿和下降沿同时所存数据 (2篇回复)
- while循环的问题 (2篇回复)
- FPGA入门课程5-七段数码管显示状态机 (1篇回复)
- 有哪位大师在画原理图的时候没有用xilinx官方的配置flash 而是用的通用的flash (0篇回复)
- 绞线机控制器的2个PLC之间能否采用无线方式进行数据交换？ (5篇回复)
- ！！求助 i2c verilog 程序是否成功发送接收数据 求详解 (1篇回复)
- 求救：通过cpld加载FPGA的时候会出现nstatus错误，是怎么回事啊解决不了了，请大家 (1篇回复)
- 三菱PLC的Modbus通讯编程实例 (3篇回复)
- 把NIOS程序写到EPCS中的怪事？ (1篇回复)
- FPGA开发工程师目前面临的最主要设计问题 (0篇回复)
- 急求助：基于FPGA的出租车计价器设计 (0篇回复)
- 总结 FPGA难学 的几大原因 (0篇回复)
- 求verilog语言的ILI9325的TFT屏的驱动程序 (0篇回复)
