- TimeQuest Example: Reporting Point-to-Point Delays (0篇回复)
- TimeQuest Example: Reporting Multiple Operating Conditions (0篇回复)
- Custom Script for Reporting (0篇回复)
- Simplify Design Reuse with Dynamic SDC Constraints (0篇回复)
- Get Clocks Feeding a Pin (0篇回复)
- TimeQuest Example—Clock Enable Multicycle (0篇回复)
- Z2开发板 找不到 复位引脚 (0篇回复)
- Constraining an Edge-Aligned Source-Synchronous Output (0篇回复)
- Constraining a Center-Aligned Source-Synchronous Output (0篇回复)
- TimeQuest Clock Multiplexer Examples (0篇回复)
- TimeQuest Example: Constraining Generated Clocks (0篇回复)
- 有没有关于Quartus II中Qsys IP核解释的文档？小梅哥 (3篇回复)
- TimeQuest Example: Multicycle Exceptions (0篇回复)
- TimeQuest Example: Basic SDC Example (0篇回复)
- 关于DE2-115开发板问题 (1篇回复)
- 各位大神，我想请问一下，我这有个FPGA的电路原理图，我怎么看它是串行配置还是并... (0篇回复)
- 在verilog语言中，if(a==(b+1)) 这个语句有木有问题啊 关系运算符右边可不可以使用... (0篇回复)
- 谁用过FPGA的ISERDES模块啊 (1篇回复)
- ISERDES的使能信号CE1CE2能否作为输入输出的时序控制 (3篇回复)
- Debussy 代码调试工具 教程资料 (5篇回复)
- 讨论FPGA？ (1篇回复)
- 请教一个C语言的问题 (1篇回复)
- 基于FPGA的DDS信号发生器 (3篇回复)
- 上海一外企的fpga笔试题（今天我刚考完的） (28篇回复)
- 多时域设计中,如何处理信号跨时域。（南山之桥笔试题） (9篇回复)
- 凹凸科技笔试题 (10篇回复)
- （汉王笔试题）你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？ (17篇回复)
- 虹微 笔试题 (6篇回复)
- xilinx ise fpga cpld设计指南 387页 85.3M 清晰书签版 (7篇回复)
- 电脑中能否装两个quartus? (3篇回复)
- 周立功FPGA笔试题 (23篇回复)
- FPGA xilinx xc6slx100 内部iserdes资源 能不能支持 16路 1G速度的差分数据 (0篇回复)
- 请问有谁知道怎么用电路实现2a+b吗？ (0篇回复)
- altera de4用不了opencl怎么办？ (0篇回复)
- 有没有谁使用过含tlk2501模块的 FPGA板子 (0篇回复)
- debussy调试工具资料 (6篇回复)
- Modelsim调用task出错——请教 (4篇回复)
- 设计一个简单的CPU——RISC_SPM (4篇回复)
- win8下面xilinx板子的jtag驱动安装老是显示数据签名无效是怎么回事？ (0篇回复)
- 74.25Mhz分频12.288Mhz和11.2896MHz，怎么弄吗用的是spartan6 (0篇回复)
