- [分享] 总结FPGA难学的几大原因（从底层详细讲解，太珍贵了）（转） (1篇回复)
- 请问从ALTERA MAXII EPM1270 的POF文件中能获得哪些信息呀?能看出一些管脚的功能吗? (1篇回复)
- FPGA开发的优势具体有几点 (0篇回复)
- 至芯科技，FPGA各类培训班近期开班安排，点击了解详情！ (28篇回复)
- 无线通信fpga设计的时候，用xinlinx和altera fpga芯片有很大区别吗？编程有没区别？ (1篇回复)
- 数字逻辑开发 (1篇回复)
- 想问一下，最近写verilog在QUARTUS中综合布局布线。发现点了compile之后 (1篇回复)
- 转发：一位资深FPGA工程师设计经验精华，很实用 (3篇回复)
- fpga的ddr接口问题 (0篇回复)
- 多层板PCB设计教程完整版 (0篇回复)
- FPGA的程序能烧写成功，但是信号指示灯就是不受控制是什么问题呢？ (1篇回复)
- xillix的FPGA我写了一个流水灯程序想验证下其是否工作 (0篇回复)
- 你是用verilog还是vhdl？ (36篇回复)
- 模电与爱情（笑着带你走进模电的世界） (1篇回复)
- Nike Roshe Run women 0608_3_9278 (0篇回复)
- 为什么quartus综合没有报错而modelsim rtl仿真就报错了 (4篇回复)
- FPGA基础之时序设计 (1篇回复)
- 一个有关数据压缩的问题 (0篇回复)
- FPGA中丰富的布线资源 (0篇回复)
- FPGA不同的差分输入口可以自由配对么？ (0篇回复)
- 问题求助？？？ (0篇回复)
- FIR IP核调用问题 (0篇回复)
- 在用quartus调用modelsim仿真时弹出voptk.exe已停止工作是什么原因 (0篇回复)
- cpu 和 flash 中间连接 epld 或cpld的作用是什么？？哪位大侠知道？？？ (0篇回复)
- FPGA+DDR3挂FPGA上面，K7 系列的，匹配上拉电阻阻值多少？还要信号线需要上拉吗？ (0篇回复)
- quartus11.0里面ip核问题 (2篇回复)
- 有谁用过xilinx的selectIO (0篇回复)
- `defne 参数和 parameter 定义参数有和区别 (0篇回复)
- 赛灵思的vio核只能驱动顶层的端口吗，不能驱动内部模块的信号吗？ (0篇回复)
- 复位电路设计分析 (0篇回复)
- 跨时钟域处理 (2篇回复)
- 语法问题，求助！ (2篇回复)
- 矩阵键盘制作电子钢琴 (0篇回复)
- 各位大神，如何在qsys中添加sram的控制器并连接到nios2上啊？？ (0篇回复)
- 各位大神，请问谁用过vga转dvi数字的芯片，或方案？ (0篇回复)
- 请问有没人知道Xilinx Zynq 7035或7045 国产开发套件的？ (0篇回复)
- FPGA初学者必备：FPGA各管脚含义 (0篇回复)
- 江苏大学“至芯杯”FPGA设计大赛作品“DDS” (9篇回复)
- 急求基于verilog的CORDIC算法实现自然对数的变换 (0篇回复)
- 用FPGA驱动DS18B20，温度显示一直是85，求助！ (1篇回复)
