- 关于verilog语法的问题 求解答 (1篇回复)
- 高速光通信用的光电子器件的进展 (1篇回复)
- ModelSim使用心得 (7篇回复)
- altera 库函数的问题 (3篇回复)
- 大家有用过基于FPGA的FPL吗？不用MAXII (2篇回复)
- ModelSim的简要使用方法 (1篇回复)
- 请问各位，这个计数器是怎么工作的，第一个位拼接运算是不是有问题啊 (6篇回复)
- 外部sdram可否在200M速度下实现乒乓ram结构 (1篇回复)
- 请问fpga与单片机那个用作控制器好啊？ (3篇回复)
- 并口通讯代码（调试通过） (1篇回复)
- VHDL (1篇回复)
- Ｑｕａｒｔｕｓ网络版支持哪几种设计输入？ (2篇回复)
- 给年轻fpga工程师的十大忠告 (4篇回复)
- ISE 12.1现在可以下吗，为什么每次打开都报错 (1篇回复)
- QuatusII与MAXplusII软件使用的时候是不是功能一样？ (3篇回复)
- xilinx ISE 11能不能用quartus ii代替啊？ (6篇回复)
- 有没有转让v2p板子的啊 (1篇回复)
- 新版cvavr1.25为什么会出错 (1篇回复)
- 怎么把sof固化到cfi (4篇回复)
- 请问一下，xilinx公司的System ACE CF解决方案中 ，CF卡可以同时存储程序和数据吗？ (2篇回复)
- 请问哪位有Linux64下的Debussy 软件和破解方法 (1篇回复)
- 输入管脚带有上拉电阻, 有时还需要外加上拉电阻, 他们的作用是什么? (1篇回复)
- FPGA 设计的四种常用思想与技巧（三） (1篇回复)
- NiosII IDE 9.0 bug-Cyclone III Nios can't not boot up from EPCS device (1篇回复)
- FPGA设计---综合工具 (1篇回复)
- FPGA的速度等级（speed grade） (1篇回复)
- Signal Tap II探测信号时，总是显示“Waiting for clock"，为何呢？ (4篇回复)
- ISE11.0 中怎么调用RAM (2篇回复)
- 利用SOPC Builder生成系统时的问题 (2篇回复)
- 一个有趣的现象：聪明的综合工具 (1篇回复)
- FPGA VGA DVI 显示控制系统项目外包 (1篇回复)
- FPGA开发工具介绍 (2篇回复)
- FPGA设计流程 (2篇回复)
- ise中整段怎么屏蔽？？ (2篇回复)
- 使用SignalTap II逻辑分析仪调试FPGA (1篇回复)
- 高手看过来：简易鉴相器问题（附代码） (2篇回复)
- 可综合的上电赋初值verilog该怎么写啊 (1篇回复)
- 我不懂cpld 也不懂vhdl 做个数字式气温计 (21篇回复)
- verilog语法错误，请大侠指点 (15篇回复)
- CPLD真的可以用例化元件做时钟吗？ (28篇回复)
