- 编写高效的测试设计（testbenches）---10 (4篇回复)
- 哪位大虾帮忙找找这个状态机程序的错（VHDL） (4篇回复)
- 请问高手如何提高状态机的速度? (7篇回复)
- 电子设计自动化，VHDL,VerilogHDL，请指点一下哪些东西是有用的？ (5篇回复)
- 状态机显示的问题 (7篇回复)
- Altium Designer也能编译HDL (6篇回复)
- 用cpld设计（锁相环法提取位同步．侦同步信号） (5篇回复)
- 关于NC_verilog软件进行仿真的问题 (4篇回复)
- 状态机要三段式写，感觉有可能执行不了第一个状态，这是怎么回事啊？ (6篇回复)
- 状态机的问题vhdl语言编了个程序,其中有一个进程是用复位和状态来触发的 (4篇回复)
- 请教fpga高手有关接口的问题 (5篇回复)
- 综合工具能不能自动解决VHDL描述中的冒险问题 (5篇回复)
- 用Quartus生成netlist？ (3篇回复)
- 相位问题 (6篇回复)
- 怎么样实现对一个信号的延时？ (4篇回复)
- 求余算法怎么硬件上实现两个整数求余的算法啊？？ (5篇回复)
- 关于fpga的流程工具！请教fpga高手 (4篇回复)
- 帮忙看看这段代码哪里错了 (4篇回复)
- HDL 阅读工具 (4篇回复)
- 仿真工具的选择？ (4篇回复)
- 求助 关于时钟三倍频 和 LCD模拟信号 (4篇回复)
- MODSIM无法安装 (5篇回复)
- 关于fpga引脚分配的问题！！ (5篇回复)
- 请教 布局布线 (8篇回复)
- 谁能抛一个DDC滤波器设计的matlab 仿真 (5篇回复)
- 我采用ISE中调用synplify的办法来建立综合的工程 (2篇回复)
- 数据分配的问题 (3篇回复)
- 提高模拟效率的编码风格 (4篇回复)
- 跨时域信号处理,除了用两个D触发器外进行同步,还有什么方法? (5篇回复)
- 把Verilog交通灯程序转换为VHDL程序，按句改编后却怎么老有未知错误 (3篇回复)
- verilog01状态检测怎么输出有问题 (6篇回复)
- ncsim的问题 (3篇回复)
- 用fpga实现一个算法，时序问题怎么解决啊 (4篇回复)
- 芯片的加密原理是什么？有没有专用的eda软件完成加密！ (5篇回复)
- 求 Quartus II教程！！ (4篇回复)
- 关于字符的转换 (5篇回复)
- 请问Intel接口和Motolola接口有什么区别？ (6篇回复)
- modelsim 调用verilog IP核 没有结果 (3篇回复)
- 基于CPLD的十字路口交通灯设计 (7篇回复)
- 设计EP2C5T开发板 (6篇回复)
