- 利用10M的时钟，设计一个周期为50微秒单周期的输出时钟，其中波峰为10微秒 (2篇回复)
- 双沿触发的VHDL实现 (1篇回复)
- 总线仿真的问题 (1篇回复)
- FPGA验证工程师到底要学什么？ (3篇回复)
- FPGA 设计的四种常用思想与技巧（二） (1篇回复)
- 怎样用FPGA实现PCI或网络通信啊？ (4篇回复)
- FPGA设计应注意的一些问题 (1篇回复)
- 用流水线技术提高同步电路的速度 (1篇回复)
- 设计技术问答：FPGA设计的安全性考量 (1篇回复)
- FPGA 设计的四种常用思想与技巧（三） (1篇回复)
- altera ddr的ip需要哪些输入时钟啊？ (1篇回复)
- PROTEL技术大全---初学者必看 (1篇回复)
- FPGA芯片和开发板的价格问题. (2篇回复)
- fpga fifo 和 pingpong 有什么不同？ (2篇回复)
- FPGA是什么？FPGA工作原理？FPGA的应用？ (7篇回复)
- 同步FIFO和异步FIFO各在什么情况下应用 (2篇回复)
- always @ (*)是什么意思？ (2篇回复)
- ise8.1写约束问题 (3篇回复)
- latch与DFF的区别 (1篇回复)
- 时钟周期为T,触发器D1的寄存器到输出时间最大为T1max，最小为T1min (1篇回复)
- 基于Basys2开发板的PS2控制VGA游戏平台搭建 (2篇回复)
- 关于modelsim仿真波形时序问题 (0篇回复)
- modelsim怎么将默认enable optimization取消 (0篇回复)
- modelsim教程 (0篇回复)
- Some pins have incomplete I/O assignments (2篇回复)
- 串口收发数据不一样 (0篇回复)
- 如何计算赛灵思FPGA使用的门数？ (0篇回复)
- 【求大神帮忙，有偿】基于FPGA的选通脉冲 (2篇回复)
- 请大神们帮我分析这样一个时序图，非常感谢！ (0篇回复)
- 求大神解答：用fpga进行ppm调制与解调的硬件电路 (1篇回复)
- 大学初学FPGA之Verilog基础篇(二) (1篇回复)
- 有关按键的问题 (0篇回复)
- 请问IP双口RAM读写时序谁有？ (8篇回复)
- 如何用Verilog 语言编写一个 简易滤波器？ (0篇回复)
- 卡尔曼滤波算法 (1篇回复)
- UE到期怎么办 (0篇回复)
- 请问有谁用过ADIS的产品呀？我想求助~ (2篇回复)
- 大学初学FPGA之Verilog基础篇(一) (0篇回复)
- 流水灯问题 (1篇回复)
- vivado看实际波形的界面出不来了！？ (1篇回复)
