- 碰到一个问题 (4篇回复)
- 小弟：ISE调用modelsim进行前仿真的遇到的麻烦 (2篇回复)
- 请问quartus ii9.0是否支持win7，我用同样的安装文件在xp下没有问题？ (3篇回复)
- 如何用用verilog编写一个芯片的驱动，能否给点思路呀 (2篇回复)
- VHDL或Verilog 语言设计程序时，对输入输出端口的处理 (3篇回复)
- 选择VHDL还是verilog HDL？ (4篇回复)
- verilog这个语句能执行吗？语法对吗 (3篇回复)
- verilog设计经验总结 (2篇回复)
- 求基于Verilog的sfk调制解调的资料 (0篇回复)
- quartusII如何给lvds线配置差分电阻？ (4篇回复)
- QuartusII9.1中是否有Modelsim Altera？ (4篇回复)
- 如何卸载ISE 12.1 (3篇回复)
- 求VHDL代码 (2篇回复)
- 分频的程序 (2篇回复)
- region onchip_ROM is full，Region needs to be 36224 bytes larger. (2篇回复)
- fpga键盘扫描后的多个键值怎样组合起来 (2篇回复)
- FPGA里_MSEL1，_MSEL0引脚是什么功能 (3篇回复)
- 我怎么通过两个按键，分别代表个位和十位，来改变分频系数 (2篇回复)
- 拿FPGA来说，其内部处理速度是100MHZ 那么他的IOE，也就是每个IO的频率？ (5篇回复)
- verilog中initial过程块是不能综合的,而在模块中用initial来初始化寄存器 (7篇回复)
- 一台PC上可以同时安装和运行ISE的几个不同版本吗？ (4篇回复)
- 关于VHDL中的时钟是不是可综合的问题 (3篇回复)
- fpga芯片资料 (12篇回复)
- 有VHDL编写的程序 如何做出软件仿真波形 (3篇回复)
- 在ISE中怎么样 进行时序分析 查看那条路径不满足时序 (2篇回复)
- kile中用bit,Nios II IDE中用bit定义单个位变量就不行 (3篇回复)
- 自适应滤波的verilog程序 (2篇回复)
- buffer ram fifo三者之间有什么区别，他们有哪些优缺点，各适用什么样的场合？ (2篇回复)
- ISE怎么样优化才能减少Number of Slices的使用率 (2篇回复)
- 有人用过quartus中的simple dual port ram 的吗 (3篇回复)
- 有人使用过Cyclone III系列的芯片，在AP配置模式下工作么？ (2篇回复)
- 如果编译时出现如下的报警，应该如何解决呢？ (2篇回复)
- 老师 您好. 想请教DDS工程的问题 (2篇回复)
- fpga中锁相环 (3篇回复)
- 求大神帮忙看看这个错误怎么改 (0篇回复)
- 毕业设计，基于FPGA的。有问题啊 什么都不懂求助 (2篇回复)
- 语法问题，请解答！ (1篇回复)
- 求帮助，万分感谢 (1篇回复)
- JTAG无法找到 (2篇回复)
- FPGA中的lcell，wire等5中buffer之间有什么区别呀，那位高手解释一下 (2篇回复)
