- verilog 中测试模块如何对模块检测 (3篇回复)
- ISE10.1下Virtex5如何开方？ (5篇回复)
- 怎样估算板卡整体功耗的？ (4篇回复)
- 请问我想产生两个相位差90度的方波信号，仿真测试用，用Verilog HDL怎么写？ (4篇回复)
- 请问Verilog两个位数不一样的数是不是右端，就是低端对齐的？ (5篇回复)
- 请问 FPGA 空闲的 IO 管脚如何处理？ (2篇回复)
- VHDL奇怪问题，和老师研究半天了，两桥箱的电梯控制 (1篇回复)
- .bit怎么才能生成.mcs文件呢 (1篇回复)
- 请问数据总线16位是，地址总线最低位是悬空吗 (2篇回复)
- 怎样利用VHDL语言实现除法功能？ (2篇回复)
- FPGA设计开发中应用仿真技术解决故障的方法 (1篇回复)
- 数字系统设计中VHDL语言设计问题探讨 (1篇回复)
- 请教当fifo输入输出带宽不相等时应该怎样处理? (9篇回复)
- 有关vhdl问题求救，望各位前辈不吝赐教！ (1篇回复)
- ISE有没有运用指南，貌似Q2里面有Q2的操作指南 (3篇回复)
- mem是什么文件，好像没用过 (2篇回复)
- FPGA设计中关键问题的研究 (4篇回复)
- xilinx fpga jtag (2篇回复)
- 用vhdl定义数组的方法 (1篇回复)
- 一种新的延时锁定方案 (1篇回复)
- 基于FPGA的微型机器人传感控制系统 (2篇回复)
- 请问一下，我想用一个32位数据，怎样定义数据类型 (3篇回复)
- 利用FPGA实现基于RU算法编码器的设计 (1篇回复)
- 同步问题 (1篇回复)
- 一个四级流水的八位全加器verilog代码 (3篇回复)
- FPGA综合仿真错误 (2篇回复)
- 前后仿真不一致，求教 (2篇回复)
- FPGA中的错误 (2篇回复)
- xilinx仿真階段 invalid command name "0"' (2篇回复)
- [转载] 谈VHDL/Verilog的可综合性以及对初学者的一些建议 (3篇回复)
- Failed to access library 'work' at "work". (2篇回复)
- 求助：怎样在Avalon总线上挂载自己设计的硬件模块 (2篇回复)
- 桶形移位器的原理是什么 (2篇回复)
- 后仿问题:Compiled SDF file was not found (2篇回复)
- 帮忙看一下这两个warning有没有影响 (2篇回复)
- FPGA综合仿真错误 (2篇回复)
- 求助， 谢谢大神们！ (0篇回复)
- 关于verilog语法的问题 求解答 (1篇回复)
- 高速光通信用的光电子器件的进展 (1篇回复)
- ModelSim使用心得 (7篇回复)
