- 哪位帅哥有FPGA控制DDR2的VERILOG代码啊，帮忙给个啊 (6篇回复)
- 急急急：fpga片子和pc通信时遇到的问题 (4篇回复)
- xilinx中，原理图设计时，出现如下情况，是什么回事 (2篇回复)
- 做图像和视频处理需要看哪方面的书喃? (2篇回复)
- 在FPGA 中，什么时候可以综合，什么时候不可以综合 (4篇回复)
- 怎么初始化IP核里面的寄存器写呀？ (2篇回复)
- VHDL语言里面if 语句里有then (3篇回复)
- 集成电路的简介 (1篇回复)
- 陀螺仪的应用及发展状况 (1篇回复)
- 求FPGA的彩条信号发生器的PCB原理电路图 (3篇回复)
- 求助 ： chipscope 有些信号的显示问题 (1篇回复)
- 【求助】如何用Verilog设计一个双优先编码器啊 (1篇回复)
- 关于QUARTUS中ALTLVDS核的一个问题 (1篇回复)
- Xilinx FPGA ChipScope的简介 (1篇回复)
- 设计的电路需要跑到250MHz，altera的fpga哪个能达到？ (3篇回复)
- 菜鸟求问，怎么实现FPGA内部储存 (2篇回复)
- 关于ddr接口的问题 (3篇回复)
- 基于FPGA的SOC系统中的串口设计 (3篇回复)
- 求助，功能仿真是对的，时序仿真是错的 (4篇回复)
- TI(德州仪器)导购手册 (1篇回复)
- 请问谁用verilog做过1-wire通讯 (1篇回复)
- 错误征集帖 (3篇回复)
- 基于FPGA的SOC系统中的串口设计 (1篇回复)
- 多路选择器（MUX）Verilog代码 (2篇回复)
- 大家谁用过 RS232转RS485的转换芯片啊 (2篇回复)
- 麻烦帮我看一下这个Verilog程序是哪儿的问题 (7篇回复)
- 刚学习verilog,何如实现8位串并转换 (12篇回复)
- 请问Verilog两个位数不一样的数是不是右端，就是低端对齐的？ (3篇回复)
- 8bit的数，怎样用最简单的电路判断它能被5整除呢？ (4篇回复)
- 关于V5的Rocket/IO的问题讨论 (8篇回复)
- 求助：大家帮忙分析下代码逻辑上的问题，VHDL代码如下 (2篇回复)
- verilog 中测试模块如何对模块检测 (3篇回复)
- ISE10.1下Virtex5如何开方？ (5篇回复)
- 怎样估算板卡整体功耗的？ (4篇回复)
- 请问我想产生两个相位差90度的方波信号，仿真测试用，用Verilog HDL怎么写？ (4篇回复)
- 请问Verilog两个位数不一样的数是不是右端，就是低端对齐的？ (5篇回复)
- 请问 FPGA 空闲的 IO 管脚如何处理？ (2篇回复)
- VHDL奇怪问题，和老师研究半天了，两桥箱的电梯控制 (1篇回复)
- .bit怎么才能生成.mcs文件呢 (1篇回复)
- 请问数据总线16位是，地址总线最低位是悬空吗 (2篇回复)
