- 目前的DSP解决方案还可以通过matlab和FPGa的方法，各位能不能简单介绍一下？ (2篇回复)
- 为什么我在用modelsim进行compile时没有反应？请教 (3篇回复)
- 我可以用jtag口进行测试吗？ (3篇回复)
- 分配管脚错误location constraint incompatible (2篇回复)
- 请问fpga能否做rf switch? (9篇回复)
- altera公司的这两种器件的安全性如何？其解决方案又如何？如何保护器件的ip！ (2篇回复)
- nois是一个纯软件包，装入适当FPGA就可以实现CPU的功能？ (2篇回复)
- 如果在一FPGA中除了做一个NIOS的IP 以外，还有其他逻辑，那么MEGAGFCTIONG 一样呢？ (2篇回复)
- 什么样的fPGA适合做NIOS，除了飓风 (2篇回复)
- 求助 (2篇回复)
- Virtex-6 CXT FPGA (2篇回复)
- FPGA (0篇回复)
- 我用的是quartus9.0 请问下在哪里能看到这个片子有多少个乘法器啊 (2篇回复)
- 怎么用matlab进行滤波器的仿真验证 谁能告诉一下 (2篇回复)
- 要实现数字下变频器，altera有什么IP吗？一般推荐什么系列的FPGA? (2篇回复)
- when I get the quartusii software license (2篇回复)
- 对于较复杂的系统，开发时使用语言容易些还是使用原理图容易些？谢谢 (2篇回复)
- 如何才能使原理图输入的所有逻辑不会被综合优化掉？ (2篇回复)
- 我是初学者，您认为先用MAX PLUS II 好，还是用QuartusII 好 (2篇回复)
- QUARTUS2会自动调用MODELSIM ,但不会加载波形? (2篇回复)
- 用NIOS配置完PFGA/CPLD后是不是已经可以作为CPU使用,比如代替单片机? (2篇回复)
- 从fpga的内部ram中存取数据，是存耗时长，还是取耗时长呢 (4篇回复)
- IP 里开一个深度为8的8FIFO ，则usedw[2..0]表示的深度最大为7.有矛盾吗 (2篇回复)
- 奇怪了为什么是PLB而不是OPB (2篇回复)
- 用FPGA 做一个16位计数器，价格面议！ (4篇回复)
- 一个简单的总线轮询仲裁器Verilog实现 (2篇回复)
- 请问怎样用verilog实现一个自动生成指定频率的模块啊? (3篇回复)
- 求高手帮我找下这个滤波器设计中的错误 有一处小错误 (2篇回复)
- 调查：用verilog or VHDL? (4篇回复)
- 要用VHDL写个向量乘法器，这个向量乘法器和平时说的向量乘法是一个意思吗？ (2篇回复)
- LVDS电缆设计问题 (3篇回复)
- usb 2.0 的时钟速率是多少 (2篇回复)
- PWM 调相 控制可控硅 (3篇回复)
- 0X2000000是不是每一位对应一个地址线？ (3篇回复)
- 请教Quartus中双向引脚问题 (3篇回复)
- 求助,fpga 层次化设计的方法有哪些啊..在线等 (2篇回复)
- synplify综合时遇到问题：在FPGA设计的过程中，不希望synplify综合时进行优化 (4篇回复)
- 求助！求高手用Verilog或者VHDL编写一个循环寄存器 (5篇回复)
- 用nios2的时候建立工程完 报错 (2篇回复)
- 初学QII，请教个问题，我把下面的测试程序设为顶层文件 (12篇回复)
