- ise工程问题 (3篇回复)
- VHDL设计MOORE型有限状态机时速度问题 (2篇回复)
- 请问一下在QuartusII中怎样加中文注释 (5篇回复)
- 浅谈MAX+PLUSⅡ的设计技巧问题 (2篇回复)
- UART控制器的设计注意事项？ (7篇回复)
- 关于verilog语句中的延时 (3篇回复)
- 急问verilong的时序问题（附程序） (2篇回复)
- 基于FPGA的数字频率计的设计硬件设计部分的问题 (2篇回复)
- Xilinx 的XC2VP70要跑到160MHz容易实现吗? (2篇回复)
- 请问大家，总线与5v通信接口大家习惯怎么搞，芯片or电压钳位？ (2篇回复)
- 怎么在线看FPGA里面的一个变量的值？大家用什么方法？ (2篇回复)
- 使用xilinx FPGA芯片时，有没有遇到经过锁相环的时钟突然不工作的情况 (2篇回复)
- 请教VHDL语言做波形发生器中编译问题！！ (2篇回复)
- AD 采样值是 0---》 2^12 ， 可是，它就一定表示采集的电压值是 从0 开始的吗？ (3篇回复)
- 关于信号赋初值、及进程启动的问题！(VHDL) (2篇回复)
- 时钟奇数分频的用途 (4篇回复)
- 关于VHDL与verilogHDL的选择问题！！！ (2篇回复)
- 求助用VHDL语言编程 (5篇回复)
- ep3c5 多少钱？ (2篇回复)
- 我有一个问题 (2篇回复)
- VHDL 输入输出端口怎样使用自定义类型？ (2篇回复)
- 定制PLL的时候怎么没E0的呢？C0和E0有什么区别呢？一定要用E0的吗？？ (4篇回复)
- 双口RAM ip核为什么不能同时读写啊 (5篇回复)
- 把nios2的程序烧到EPCS里和烧到并行的Flash里有什么区别吗？ (5篇回复)
- ddr2和ddr的区别？ (2篇回复)
- 如何设计ddr (3篇回复)
- Verilog HDL语法基础(1)-Verilog的词法约定 (6篇回复)
- 求助用VHDL语言编程 (3篇回复)
- FPGA 的IO脚分配问题 (2篇回复)
- 解决FPGA入门的困惑! (3篇回复)
- FPGA写的232接收模块，丢包问题 (2篇回复)
- 求FPGA上同步开关噪声的分析 (2篇回复)
- 影响FPGA设计周期生产力的最大因素是什么？ (2篇回复)
- FPGA发烫的问题 (2篇回复)
- FPGA 综合 什么意思 (2篇回复)
- 有关FPGA的问题 (2篇回复)
- 离散小波变换的fpga实现 (2篇回复)
- fpga能构成收音机吗 (2篇回复)
- FPGA设计入门verilog语言数电模电除外还要学写什么? (2篇回复)
- 求单片机和FPGA的详细原理及调试要领 (2篇回复)
