- 给年轻fpga工程师的十大忠告 (4篇回复)
- ISE 12.1现在可以下吗，为什么每次打开都报错 (1篇回复)
- QuatusII与MAXplusII软件使用的时候是不是功能一样？ (3篇回复)
- xilinx ISE 11能不能用quartus ii代替啊？ (6篇回复)
- 有没有转让v2p板子的啊 (1篇回复)
- 新版cvavr1.25为什么会出错 (1篇回复)
- 怎么把sof固化到cfi (4篇回复)
- 请问一下，xilinx公司的System ACE CF解决方案中 ，CF卡可以同时存储程序和数据吗？ (2篇回复)
- 请问哪位有Linux64下的Debussy 软件和破解方法 (1篇回复)
- 输入管脚带有上拉电阻, 有时还需要外加上拉电阻, 他们的作用是什么? (1篇回复)
- FPGA 设计的四种常用思想与技巧（三） (1篇回复)
- NiosII IDE 9.0 bug-Cyclone III Nios can't not boot up from EPCS device (1篇回复)
- FPGA设计---综合工具 (1篇回复)
- FPGA的速度等级（speed grade） (1篇回复)
- Signal Tap II探测信号时，总是显示“Waiting for clock"，为何呢？ (4篇回复)
- ISE11.0 中怎么调用RAM (2篇回复)
- 利用SOPC Builder生成系统时的问题 (2篇回复)
- 一个有趣的现象：聪明的综合工具 (1篇回复)
- FPGA VGA DVI 显示控制系统项目外包 (1篇回复)
- FPGA开发工具介绍 (2篇回复)
- FPGA设计流程 (2篇回复)
- ise中整段怎么屏蔽？？ (2篇回复)
- 使用SignalTap II逻辑分析仪调试FPGA (1篇回复)
- 高手看过来：简易鉴相器问题（附代码） (2篇回复)
- 可综合的上电赋初值verilog该怎么写啊 (1篇回复)
- 我不懂cpld 也不懂vhdl 做个数字式气温计 (21篇回复)
- verilog语法错误，请大侠指点 (15篇回复)
- CPLD真的可以用例化元件做时钟吗？ (28篇回复)
- cpld设计，现在外部时钟是24M，有个输出信号想要延时10ns后输出，请教怎样实现？ (15篇回复)
- 如何对单独的VHDL子模块文件编译仿真? (7篇回复)
- 74393M是什么器件？ (5篇回复)
- 状态机为什么要next_state这个东西? (8篇回复)
- 这个verilog程序不能综合成为状态机？ (7篇回复)
- 三段式状态机问题 (3篇回复)
- 状态机到底是什么东西吗？难道就仅仅是指触发器一类的器件吗？ (4篇回复)
- 用Q2编译EMP240出错 (3篇回复)
- 书写HDL代码的风格 (3篇回复)
- Verilog里面既然有乘法运算了,为什么FPGA的IP核里还有乘法器这个东西? (4篇回复)
- 菜鸟求助 (3篇回复)
- 请教：在IDE中的奇怪错误 (3篇回复)
