FPGA技术交流今日: 0|主题: 13367|排名: 7

1 ... 133 134 135 136137138 139 140 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 TimeQuest Example: Scripting and Entity and Instance Names	王建飞 2015-9-5	01244	王建飞 2015-9-5 13:39
预览 TimeQuest Example: Failing Clocks Summary Report	王建飞 2015-9-5	02038	王建飞 2015-9-5 13:34
预览 TimeQuest Example: Reporting Net Timing	王建飞 2015-9-5	01070	王建飞 2015-9-5 13:33
预览网上见到的笔试题，求标准答案	dozen999 2015-8-29	11346	清霜一梦 2015-9-3 00:35
预览将8位2进制数在数码管上显示，有一些不理解的地方，求大神指教	微笑丿饰忧伤 2015-8-29	21305	清霜一梦 2015-9-3 00:28
预览 TimeQuest Example: Reporting Unconstrained Paths	王建飞 2015-9-2	01126	王建飞 2015-9-2 09:39
预览 With the TimeQuest command report_path, you can generate delay reports from a...	王建飞 2015-9-2	0980	王建飞 2015-9-2 09:39
预览 TimeQuest Example: Reporting Point-to-Point Delays	王建飞 2015-9-2	01040	王建飞 2015-9-2 09:38
预览 TimeQuest Example: Reporting Multiple Operating Conditions	王建飞 2015-9-2	0890	王建飞 2015-9-2 09:37
预览 Custom Script for Reporting	王建飞 2015-9-2	01157	王建飞 2015-9-2 09:36
预览 Simplify Design Reuse with Dynamic SDC Constraints	王建飞 2015-9-2	01152	王建飞 2015-9-2 09:33
预览 Get Clocks Feeding a Pin	王建飞 2015-9-2	0930	王建飞 2015-9-2 09:29
预览 TimeQuest Example—Clock Enable Multicycle	王建飞 2015-9-2	01033	王建飞 2015-9-2 09:28
预览 Z2开发板找不到复位引脚	莫非是墨菲 2015-9-1	01193	莫非是墨菲 2015-9-1 16:51
预览 Constraining an Edge-Aligned Source-Synchronous Output	王建飞 2015-9-1	01203	王建飞 2015-9-1 16:36
预览 Constraining a Center-Aligned Source-Synchronous Output	王建飞 2015-9-1	0966	王建飞 2015-9-1 16:28
预览 TimeQuest Clock Multiplexer Examples	王建飞 2015-9-1	01634	王建飞 2015-9-1 16:15
预览 TimeQuest Example: Constraining Generated Clocks	王建飞 2015-9-1	01115	王建飞 2015-9-1 15:45
预览有没有关于Quartus II中Qsys IP核解释的文档？小梅哥	CPLD 2015-8-1	31730	王建飞 2015-9-1 15:06
预览 TimeQuest Example: Multicycle Exceptions	王建飞 2015-9-1	01036	王建飞 2015-9-1 14:55
预览 TimeQuest Example: Basic SDC Example	王建飞 2015-9-1	01116	王建飞 2015-9-1 14:49
预览关于DE2-115开发板问题	wenquan 2015-8-27	11357	admin 2015-9-1 13:20
预览各位大神，我想请问一下，我这有个FPGA的电路原理图，我怎么看它是串行配置还是并...	IPO 2015-8-31	01278	IPO 2015-8-31 15:19
预览在verilog语言中，if(a==(b+1)) 这个语句有木有问题啊关系运算符右边可不可以使用...	ccs 2015-8-28	01101	ccs 2015-8-28 08:42
预览谁用过FPGA的ISERDES模块啊	vvt 2011-6-19	12377	rtnjust 2015-8-27 15:59
预览 ISERDES的使能信号CE1CE2能否作为输入输出的时序控制	天空少侠 2014-4-7	33248	rtnjust 2015-8-27 15:59
预览 Debussy 代码调试工具教程资料	zhiweiqiang33 2013-5-28	53190	zhiweiqiang33 2015-8-27 09:24
预览讨论FPGA？	zhiweiqiang33 2015-8-26	11381	清霜一梦 2015-8-26 21:12
预览请教一个C语言的问题	zhiweiqiang33 2015-8-25	11583	zhiweiqiang33 2015-8-25 11:44
预览基于FPGA的DDS信号发生器	无敌小明思密达 2015-4-9	32058	777 2015-8-17 20:16
预览上海一外企的fpga笔试题（今天我刚考完的） ...2 3	ups 2010-6-27	2814260	自恋狂 2015-8-16 10:30
预览多时域设计中,如何处理信号跨时域。（南山之桥笔试题）	fpga 2010-4-8	96895	自恋狂 2015-8-16 10:04
预览凹凸科技笔试题 ...2	fpga 2010-4-8	1011087	自恋狂 2015-8-16 09:59
预览（汉王笔试题）你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？ ...2	fpga 2010-4-8	1713731	自恋狂 2015-8-16 09:56
预览虹微笔试题	fpga 2010-4-8	66210	自恋狂 2015-8-16 00:34
预览 xilinx ise fpga cpld设计指南 387页 85.3M 清晰书签版	wudi123baobei 2014-11-12	73596	lf863186523 2015-8-15 10:37
预览电脑中能否装两个quartus?	vvt 2015-8-13	31340	小泰 2015-8-14 15:38
预览周立功FPGA笔试题 ...2 3	fpga 2010-4-8	2321231	低空翾翔 2015-8-14 10:18
预览 FPGA xilinx xc6slx100 内部iserdes资源能不能支持 16路 1G速度的差分数据	vvt 2015-8-13	01331	vvt 2015-8-13 20:19
预览请问有谁知道怎么用电路实现2a+b吗？	vvt 2015-8-13	01131	vvt 2015-8-13 20:18