集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13318|排名: 8 

作者 回复/查看 最后发表
预览 Verilog编个小东西 仿真的疑问  ...2 CTT 2010-6-26 125756 Sunlife 2015-7-20 11:09
预览 有谁用过彩色图片的显示器吗 用FPGA控制 IPO 2010-8-1 22444 Sunlife 2015-7-20 11:08
预览 @@新手入门@@问题多多。且看。。。。 hello2008 2010-8-2 21941 Sunlife 2015-7-20 11:07
预览 请问谁有FPGA的题目啊 ccs 2010-8-1 32397 Sunlife 2015-7-20 11:06
预览 microblaze 的触发方式怎么设置啊 vhdl 2010-8-2 22500 Sunlife 2015-7-20 11:03
预览 FPGA问题求助: 工程的封装和在其他工程中调用封装好的工程 新人帖 调戏、和尚 2015-7-16 01118 调戏、和尚 2015-7-16 21:08
预览 SDRAM和DDR2控制器编写 新人帖 cpagm 2015-7-9 21689 创客 2015-7-14 18:59
预览 xilinx fpga开发实用教程 wudi123baobei 2014-11-12 21754 Sunlife 2015-7-11 11:54
预览 请问把一张图片的像素值(r,g,b)一个个的读出来怎么写程序啊 IPO 2010-7-27 52640 Sunlife 2015-7-8 11:41
预览 stratix 3不用的时钟管脚能当做普通io使么? IPO 2010-7-27 33045 Sunlife 2015-7-8 11:15
预览 VHDL语句的不解,各位帮忙看看IFRISING_EDGE(CLK)THEN  ...23 CTT 2010-6-28 259767 Sunlife 2015-7-8 11:15
预览 请教:FPGA不工作 gjm441 2010-7-3 32754 Sunlife 2015-7-8 11:14
预览 A是一个16位的寄存器,B是一个8位的寄存器请教一行代码的含义  ...23 interig 2010-6-27 278773 Sunlife 2015-7-8 11:13
预览 vhdl!~~~又报错了~~~求解~~~~ heyougen 2010-7-23 22144 Sunlife 2015-7-8 11:13
预览 请问在做ip核的时候怎样做到offset和寄存器相对应 TCL 2010-4-14 73197 Sunlife 2015-7-8 11:13
预览 这段verilog代码是什么意思,并解释一下  ...23 longtime 2010-6-28 208278 Sunlife 2015-7-8 11:12
预览 恳请高手给讲讲一个整个VERILOG系统设计的过程  ...234 HDL 2010-6-27 3014872 Sunlife 2015-7-8 11:10
预览 状态机设计中稳定性研究的心得体会  ...23 usb 2010-6-26 2710920 Sunlife 2015-7-8 11:09
预览 深圳承兴益电子有限公司样板收费标准 cxykk 2010-7-21 21978 Sunlife 2015-7-8 11:04
预览 关于NIOS w_m 2010-6-5 42355 Sunlife 2015-7-8 11:04
预览 niosII 出错 attach_img I2C 2010-7-21 22162 Sunlife 2015-7-8 11:03
预览 快速学vhdl应该看书,请推荐  ...2 ICE 2010-6-27 145274 Sunlife 2015-7-8 11:03
预览 一个比较复杂的算法,原本想用DSP实现,评估后发现DSP做不到实时,想改用FPGA来实现  ...2 IPO 2010-7-20 125856 Sunlife 2015-7-8 10:57
预览 QuartusⅡ6.0启动连接报错 attach_img daofu 2010-7-19 22062 Sunlife 2015-7-8 10:56
预览 串行D/A怎么用呢 ccs 2010-7-3 52752 Sunlife 2015-7-8 10:55
预览 关于元件例化?一个元件例化中可不可以再有元件例化,子程序中可以套用元件例化吗?  ...23 interig 2010-6-27 218900 Sunlife 2015-7-8 10:50
预览 modelsim中能不能指定所有寄存器的初始状态? dds 2010-7-19 33338 Sunlife 2015-7-8 10:46
预览 [求助]设计一个倒计时电子秒表 jiuyueshouyi 2010-6-30 33383 Sunlife 2015-7-8 10:34
预览 有没有MODULE SIM的6.5版本的教程? luchunmei 2010-7-6 32134 Sunlife 2015-7-8 10:30
预览 FPGA开发板 fpga0632 2010-6-23 42136 Sunlife 2015-7-7 17:14
预览 哪位能告诉下由3式如何导出公式4? vvt 2010-7-10 42042 Sunlife 2015-7-7 17:14
预览 谁有vhdl语言发我个,谢谢了 白衣胜雪 2010-7-9 22030 Sunlife 2015-7-7 17:13
预览 你们手里又FPGA相关的QQ群吗? zwzjgyw 2010-7-2 53304 Sunlife 2015-7-7 17:13
预览 verilog实现jpeg压缩  ...2 interige 2010-6-27 116427 Sunlife 2015-7-7 16:40
预览 学quartus中遇到的问题 UFP 2010-6-27 32333 Sunlife 2015-7-7 16:40
预览 为什么仿真时总出现脉冲?那就是竞争冒险吗? ccs 2010-7-15 93417 Sunlife 2015-7-7 16:40
预览 verilog这个程序的错误什么意思啊?  ...23 encounter 2010-6-28 2212427 Sunlife 2015-7-7 16:23
预览 求助 chenbin0502 2010-7-10 22068 Sunlife 2015-7-7 16:22
预览 进行一个数字系统设计的步骤 meng454619501 2010-7-12 22096 Sunlife 2015-7-7 13:47
预览 怎么用verilog描述7进制计数器? interig 2010-6-28 32476 Sunlife 2015-7-5 21:34
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-10-8 09:44 , Processed in 0.059878 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块