集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13231|排名: 3 

作者 回复/查看 最后发表
预览 怎样设计用FPGA产生PWM波形 ngtim 2010-6-27 12509 Sunlife 2015-6-25 11:26
预览 请教!不同的sdram的主要区别在哪里?如何配置? ICE 2010-6-27 11787 Sunlife 2015-6-25 11:25
预览 有没有人用fpga实现语音特征提取的算法? VVIC 2010-6-27 12211 Sunlife 2015-6-25 11:24
预览 求助:自编的同步FIFO在仿真时出现的问题 HDL 2010-6-27 11938 Sunlife 2015-6-25 11:23
预览 分析一段VHDL程序 CHANG 2010-6-27 11513 Sunlife 2015-6-25 11:14
预览 版本的问题? CHANG 2010-6-27 12045 Sunlife 2015-6-25 11:14
预览 关于epm7128sl-15 UFP 2010-6-27 11680 Sunlife 2015-6-25 11:13
预览 有关FPGA可重构计算机系统的问题 UFP 2010-6-27 11784 Sunlife 2015-6-25 11:13
预览 请问specify (in => out) = (600,600);有什么用? HDL 2010-6-27 11577 Sunlife 2015-6-25 11:12
预览 独立式和矩阵式按键扫描频率范围各是多少? HANG 2010-6-27 12026 Sunlife 2015-6-25 11:12
预览 如何将YUV422转换成444的格式 ngtim 2010-6-27 11562 Sunlife 2015-6-25 11:12
预览 对于数据总线的监控可以用一个always完成两次吗? ngtim 2010-6-27 11667 Sunlife 2015-6-25 11:11
预览 modelsm的 enable optimization 选项 AAT 2010-6-27 22064 Sunlife 2015-6-25 11:11
预览 关于abma中split transfer的理解正确吗? longt 2010-6-27 11628 Sunlife 2015-6-25 11:11
预览 quartus ii 7.2在VHDL生成电路模块时要连接打印机,怎么办? 793099858 2010-6-27 11897 Sunlife 2015-6-25 11:11
预览 quartus ii 7.2在VHDL生成电路模块时要连接打印机,怎么办? 793099858 2010-6-27 12026 Sunlife 2015-6-25 11:10
预览 新手跪求帮助,FPGA带FFT核的处理速度表现该在哪里查?,, manzhang708 2010-6-27 11574 Sunlife 2015-6-25 11:10
预览 verilog延时在综合时都会被忽略掉,那这样的延时又有何意义? FFT 2010-6-26 72749 Sunlife 2015-6-25 11:10
预览 fpga FLASH控制器的状态机  ...23 encounter 2010-6-26 2812642 Sunlife 2015-6-25 11:09
预览 Verilog HDL 程序来错误,qiuzhu  ...234 interig 2010-6-26 3014278 Sunlife 2015-6-25 11:09
预览 vhdl,verilog hdl 该选择哪种语言?  ...234 VVC 2010-6-26 3013687 Sunlife 2015-6-25 11:08
预览 fpga防抖程序的原理是什么?脉冲?时钟周期?  ...23 CHA 2010-6-26 2714121 Sunlife 2015-6-25 11:08
预览 有关寄存器类型和线网类型经验reg & wire的区别  ...23 ICE 2010-6-26 2517450 Sunlife 2015-6-25 11:07
预览 代码最简单的3-8译码器  ...23 longtim 2010-6-26 2912613 Sunlife 2015-6-25 11:07
预览 wire对应于连续赋值,reg对应于过程赋值  ...23 ANG 2010-6-26 2912047 Sunlife 2015-6-25 11:03
预览 学Verilog HDL 用哪个厂家软件好啊?  ...23 CHANG 2010-6-26 259898 Sunlife 2015-6-25 10:48
预览 VERILOG中那些延时语句有什么作用  ...23 ups 2010-6-26 2610441 Sunlife 2015-6-25 10:47
预览 非常详细的Verilog代码编写规范(转)  ...23 usb 2010-6-26 2710017 Sunlife 2015-6-25 10:47
预览 学fpga什么情况下会生成latch  ...23 usd 2010-6-26 2917610 Sunlife 2015-6-25 10:46
预览 Quartus编译时出现这个错误,该怎样修改  ...23 VVIC 2010-6-26 2610116 Sunlife 2015-6-25 10:45
预览 CPLD的LED的设置IO口输出不行?  ...23 inter 2010-6-26 2310748 Sunlife 2015-6-25 10:45
预览 问一个关于赋值语句的问题设置参数为负数  ...23 ATA 2010-6-26 2610036 Sunlife 2015-6-25 10:43
预览 哪位有Alter FPGA/CPLD 设计(基础篇)得例子啊  ...23 CHA 2010-6-26 239104 Sunlife 2015-6-25 10:42
预览 信号命名规范(转发)  ...23 VVC 2010-6-26 218815 Sunlife 2015-6-25 10:41
预览 问个verilog技巧  ...23 AAT 2010-6-26 227209 Sunlife 2015-6-25 10:41
预览 什么叫状态机?  ...23 CHAN 2010-6-26 208753 Sunlife 2015-6-25 10:40
预览 FPGA如何实现PCI yangfan5566 2010-6-26 11649 Sunlife 2015-6-25 10:40
预览 怎样区分wire和reg?  ...23 CHANG 2010-6-26 259114 Sunlife 2015-6-25 10:39
预览 米利和摩尔状态机比较各有什么优点?  ...2 interig 2010-6-26 1811267 Sunlife 2015-6-25 10:38
预览 数字系统设计与VerilogHDL attach_img 20080067 2010-5-3 42679 Sunlife 2015-6-25 10:38
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-21 03:16 , Processed in 0.059163 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块