FPGA技术交流今日: 0|主题: 13287|排名: 7

1 ... 136 137 138 139140141 142 143 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览请讲解一下这个例子中的inout用法	UFP 2010-6-27	22636	Sunlife 2015-7-4 10:29
预览函数信号发生器要求3个波形谁会啊	HANG 2010-6-27	31685	Sunlife 2015-7-4 10:29
预览 VHDL编写实现32位超前进位加法器	ANG 2010-6-27	22517	Sunlife 2015-7-4 10:19
预览 QUARTUS WEB版,现在的问题是用VHDL编的程序在软件上进行编译,仿真总是通不过	UFP 2010-6-27	32279	Sunlife 2015-7-4 10:18
预览学习中遇到困难及盲头前进	interig 2010-6-27	31982	Sunlife 2015-7-4 10:17
预览用modelsim仿真时，initial占用仿真时间吗？	tim 2010-6-27	32244	Sunlife 2015-7-4 10:17
预览使用FPGA的可重构的计算机系统的数据和指令也都用二进制代码表示吗？	longt 2010-6-27	32359	Sunlife 2015-7-4 10:15
预览详细介绍时序与功能方针的区别	UFO 2010-6-27	21877	Sunlife 2015-7-4 10:15
预览 fpga中IO口作为inout的问题	ANG 2010-6-27	22687	Sunlife 2015-7-4 10:15
预览轻松安装modelsim 6.0/6.1/6.2安装步骤	UFO 2010-6-28	22832	Sunlife 2015-7-4 10:12
预览关于UNISIM的问题？	ICE 2010-6-27	31920	Sunlife 2015-7-4 10:12
预览谁能用verilog做这个电子密码锁的设计	ups 2010-6-27	22678	Sunlife 2015-7-4 10:11
预览 2位的串并转换但总是出现错误说在进程里的q不能解释子程序调用	ATA 2010-6-27	22144	Sunlife 2015-7-4 10:10
预览如何写双口RAM？	usb 2010-6-27	41913	Sunlife 2015-7-4 10:08
预览如何实现多位串行输入的移位输出	inter 2010-6-27	22300	Sunlife 2015-7-4 10:08
预览求助：verilog错误在哪？	FFT 2010-6-27	53814	Sunlife 2015-7-4 10:07
预览【请教】Compile FIFO程序时有个错误请大家帮我看看谢谢了	inter 2010-6-28	21818	Sunlife 2015-7-4 10:07
预览求教:DATAOUT<=RAMTMP(CONV_INTEGER(RADD)是什么意思呢)	UFP 2010-6-27	22361	Sunlife 2015-7-4 10:07
预览 multicycle path是什么？	ATA 2010-6-27	22861	Sunlife 2015-7-4 10:06
预览两个在100以内的正整数的最大公约数和最小公倍数。（不许采用mod函数）	VVIC 2010-6-27	22233	Sunlife 2015-7-4 10:00
预览这个modelsim仿真结果a是什么？	HANG 2010-6-27	22326	Sunlife 2015-7-4 10:00
预览 vhdl程序的功能	usb 2010-6-27	21688	Sunlife 2015-7-4 09:59
预览请教滤波程序仿真不对，请高手帮忙分析	ANG 2010-6-28	21869	Sunlife 2015-7-4 09:59
预览请教verilog testbench 层次例化	ANG 2010-6-27	22031	Sunlife 2015-7-4 09:57
预览请教一个串并转换程序	usd 2010-6-27	21852	Sunlife 2015-7-4 09:57
预览何为串行移位符号位乘法器？哪种算法实现？	longtime 2010-6-27	21831	Sunlife 2015-7-4 09:56
预览关于verilog testbench	UFP 2010-6-27	32154	Sunlife 2015-7-4 09:56
预览我把计算器设计的程序进行了编译，都通过了怎么把这么多程序下载到芯片中	FFT 2010-6-27	21813	Sunlife 2015-7-4 09:55
预览关于FPGA和Verilog的一个问题	驾驭神风 2015-7-3	0988	驾驭神风 2015-7-3 16:32
预览请教XC6SLX45-676配置问题	mubin20021583 2015-7-2	01366	mubin20021583 2015-7-2 21:38
预览 FPGA设计感应水龙头	574410723 2015-6-30	01111	574410723 2015-6-30 20:40
预览 ISE 的IP core 在调用DDS模块时出现以下Waring	CHANG 2010-6-26	43569	Sunlife 2015-6-28 11:09
预览求rc4算法代码	CHAN 2010-6-27	21645	Sunlife 2015-6-28 11:09
预览用verilog做一个用输出指定的码表示状态的状态机，用assign赋值报错，应该怎么办呢？	longtime 2010-6-26	42855	Sunlife 2015-6-28 11:08
预览求助状态机编码问题,编码的选择，不同码的比较，不同的码对FPGA的实现有什么不同	interige 2010-6-26	42091	Sunlife 2015-6-28 11:08
预览开关级的tran是什么东西？	VVIC 2010-6-27	22189	Sunlife 2015-6-28 11:08
预览有人用FPGA实现过arinc429总线接口吗?	longt 2010-6-27	22459	Sunlife 2015-6-28 10:38
预览状态机有什么优劣呢？？	VVC 2010-6-26	42564	Sunlife 2015-6-28 10:34
预览 MAXII是可以不要外部时钟吗？	ngtim 2010-6-26	43601	Sunlife 2015-6-28 10:25
预览关于状态机的一个问题	usd 2010-6-26	42601	Sunlife 2015-6-28 10:24