FPGA技术交流今日: 0|主题: 13201|排名: 7

1 ... 136 137 138 139140141 142 143 ... 331 / 331 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览问一个关于赋值语句的问题设置参数为负数 ...2 3	ATA 2010-6-26	269913	Sunlife 2015-6-25 10:43
预览哪位有Alter FPGA/CPLD 设计（基础篇）得例子啊 ...2 3	CHA 2010-6-26	239011	Sunlife 2015-6-25 10:42
预览信号命名规范（转发） ...2 3	VVC 2010-6-26	218742	Sunlife 2015-6-25 10:41
预览问个verilog技巧 ...2 3	AAT 2010-6-26	227090	Sunlife 2015-6-25 10:41
预览什么叫状态机？ ...2 3	CHAN 2010-6-26	208693	Sunlife 2015-6-25 10:40
预览 FPGA如何实现PCI	yangfan5566 2010-6-26	11641	Sunlife 2015-6-25 10:40
预览怎样区分wire和reg？ ...2 3	CHANG 2010-6-26	258957	Sunlife 2015-6-25 10:39
预览米利和摩尔状态机比较各有什么优点？ ...2	interig 2010-6-26	1811240	Sunlife 2015-6-25 10:38
预览数字系统设计与VerilogHDL	20080067 2010-5-3	42663	Sunlife 2015-6-25 10:38
预览要用到cpld与c51单片机采用总线方式连接，单片机用来读取cpld采集的数据 ...2	CHANG 2010-6-26	186246	Sunlife 2015-6-25 10:38
预览有这样的负值语句吗? ...2	HDL 2010-6-26	194851	Sunlife 2015-6-25 10:37
预览 CPLD如何使用晶振？ ...2 3	CCIE 2010-6-26	2110000	Sunlife 2015-6-25 10:37
预览模块中有几个ALWAYS，那么综合时是按先后综合吗？ ...2	UFO 2010-6-26	186146	Sunlife 2015-6-25 10:37
预览请教Verilog语言中的一个问题 ...2	CHA 2010-6-26	196822	Sunlife 2015-6-25 10:35
预览这种加延迟的codestyle是啥意思？(问题已解决) ...2	UFP 2010-6-26	196102	Sunlife 2015-6-25 10:35
预览 CPLD的IO口怎么互相赋值？ ...2 3	CTT 2010-6-26	218243	Sunlife 2015-6-25 10:35
预览请问状态机的好处？ ...2	tim 2010-6-26	198149	Sunlife 2015-6-25 10:34
预览 [求助]状态机嵌套如何实现？ ...2	ICE 2010-6-26	1722733	Sunlife 2015-6-25 10:33
预览 fpga高手帮个忙#5 a=b 和a =#5 b有什么区别？ ...2	UFP 2010-6-26	167295	Sunlife 2015-6-25 10:32
预览 dff和latch的区别？指得是QUARTUS2下，ALTERA提供得这两个模块有什么区别？？ ...2	longt 2010-6-26	1813221	Sunlife 2015-6-25 10:32
预览分析和综合不下去了程序里用了很多for，不知道是不是太多了，电脑吃不消？ ...2	ANG 2010-6-26	165717	Sunlife 2015-6-25 10:31
预览如何在大的状态机里面加入小的状态机？ ...2	HDL 2010-6-26	168042	Sunlife 2015-6-25 10:30
预览请教如何实现精确延迟 ...2	ups 2010-6-26	176816	Sunlife 2015-6-25 10:30
预览 VHDL实现移相问题。。请问怎么用40MHZ的时钟实现10ns左右的移相 ...2	interig 2010-6-26	166124	Sunlife 2015-6-25 10:29
预览请教一个状态机进行序列检测的问题 ...2	VVC 2010-6-26	156649	Sunlife 2015-6-25 10:28
预览基于CPLD/FPGA自动绕线机的设计 ...2	encounter 2010-6-26	178446	Sunlife 2015-6-25 10:21
预览 vhdl变成verilog的问题	ngtim 2010-6-26	63316	Sunlife 2015-6-25 10:16
预览异步 ...2	longtime 2010-6-26	166296	Sunlife 2015-6-25 10:16
预览怎样把maxplusii中原理图变为vhdl ...2	CCIE 2010-6-26	156637	Sunlife 2015-6-25 10:16
预览请教fpga高手：状态机状态不稳定的原因 ...2	CTT 2010-6-26	157059	Sunlife 2015-6-25 10:14
预览关于如何把组合逻辑添加到三段式状态机中的问题 ...2	interig 2010-6-26	168166	Sunlife 2015-6-25 10:02
预览下列两种表述有何差别？ ...2	VVC 2010-6-26	124925	Sunlife 2015-6-25 10:01
预览 one-hot state encode 是什么意思? ...2	ANG 2010-6-26	166676	Sunlife 2015-6-25 10:01
预览不是函数，给一个信号带入数据是什么意思呢？ ...2	longtim 2010-6-26	145079	Sunlife 2015-6-25 10:00
预览 VHDL状态机的时钟产生问题 ...2	inter 2010-6-26	145453	Sunlife 2015-6-25 09:59
预览关于状态机的写法问题 ...2	interige 2010-6-26	125821	Sunlife 2015-6-25 09:58
预览 quartus工具问个频率的问题 ...2	UFP 2010-6-26	125954	Sunlife 2015-6-25 09:57
预览三段式状态机的代码问题 ...2	longt 2010-6-26	157154	Sunlife 2015-6-25 09:57
预览 fpga锁存问题 ...2	longtime 2010-6-26	146351	Sunlife 2015-6-25 09:56
预览在状态机的一个状态下要实现毫秒级延时 ...2	longt 2010-6-26	145669	Sunlife 2015-6-25 09:56