切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13201|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 急需一个ＶＨＤＬ所写的消抖程序，请大家帮帮忙！  ...2 CHANG 2010-6-26 105156 Sunlife 2015-6-24 10:31
预览 现在选择cpld，xilinx和altera的哪个好啊？如果选择altera，3000好还是II好呢？ ANG 2010-6-26 93914 Sunlife 2015-6-24 10:30
预览 讨论一下系统总线  ...2 绿豆宝贝 2010-6-25 104866 Sunlife 2015-6-24 10:29
预览 FPGA高手进来 CHAN 2010-6-26 82878 Sunlife 2015-6-24 10:28
预览 LDPC码的译码 UFP 2010-6-26 92908 Sunlife 2015-6-24 10:27
预览 端口的input，output，inout是相对谁来说的？？是如何确定的？？谢 HANG 2010-6-26 83288 Sunlife 2015-6-24 10:24
预览 用CPLD做设计时，同步复位好还是异步复位好？  ...2 HANG 2010-6-26 104892 Sunlife 2015-6-24 10:23
预览 用timing design画的波形图如何保存下来，如何复制到word文件里 tim 2010-6-26 64981 Sunlife 2015-6-24 10:23
预览 fpga提问：Verilog内如何实现左移而不增加字长？ tim 2010-6-26 75168 Sunlife 2015-6-24 10:22
预览 状态机有问题吗  ...23 UFP 2010-6-26 279625 Sunlife 2015-6-24 10:22
预览 这段程序怎么运行的？ interig 2010-6-26 93253 Sunlife 2015-6-24 10:22
预览 关于cpld做分频器的问题 tim 2010-6-26 73315 Sunlife 2015-6-24 10:21
预览 状态机的编写方法 我不是少爷 2010-6-26 94613 Sunlife 2015-6-24 10:20
预览 关于verilog语言中数组的综合问题（synplify或quartur工具）？ usb 2010-6-26 63350 Sunlife 2015-6-24 10:20
预览 用一个clk做开关,记另一个cp的个数该如何实现? CHA 2010-6-26 83478 Sunlife 2015-6-24 10:19
预览 fpga如何用三态？ FFT 2010-6-26 72838 Sunlife 2015-6-24 10:18
预览 状态机没有reset信号，会如何？ 七郎仔 2010-6-25 93608 Sunlife 2015-6-24 10:18
预览 在设计中用计数器判断输出，这样好吗？ inter 2010-6-26 52409 Sunlife 2015-6-24 10:18
预览 2合1下载线 实现2种下载线的切换 interi 2010-6-26 72392 Sunlife 2015-6-24 10:17
预览 请教一个关于状态机的问题 HANG 2010-6-26 92932 Sunlife 2015-6-24 10:17
预览 如何避免fpga仿真中的毛刺现象? CTT 2010-6-26 63852 Sunlife 2015-6-24 09:44
预览 在Max7000中用七段数码管计数，急！！ CCIE 2010-6-26 83390 Sunlife 2015-6-24 09:44
预览 怎么才能出现电路图？ longtime 2010-6-26 82876 Sunlife 2015-6-24 09:42
预览 做ASIC最核心的部分是用Verilog实现算法吗 蓦然囙首 2010-6-25 93619 Sunlife 2015-6-24 09:41
预览 HDL没有办法如何给变量、讯号赋初值[求助〕HDL如何给变量/讯号赋初值？ tim 2010-6-26 73733 Sunlife 2015-6-24 09:40
预览 关于verilog综合的问题 interi 2010-6-26 82836 Sunlife 2015-6-24 09:40
预览 race conditions什么意思啊？ CHAN 2010-6-26 42814 Sunlife 2015-6-24 09:39
预览 各位大神 假如FPGA一个bank vccio为2.5v 这个bank是否可以接3.3v的输入信号 IPO 2015-6-17 21009 电子狼 2015-6-17 12:15
预览 cpld执行一条顺序语句的时间怎么算，假设晶振是8m的 CTT 2010-6-26 53067 Sunlife 2015-6-17 11:51
预览 .sof加载 和.pof加载 FPGA程序？ ngtim 2010-6-26 94221 Sunlife 2015-6-17 11:51
预览 verilog代码请大家来看看问题出在哪? longt 2010-6-26 73310 Sunlife 2015-6-17 11:45
预览 在时钟的上升沿，怎样判断一个脉冲的上升沿？？？  ...2 乡下乖乖女 2010-6-25 104776 Sunlife 2015-6-17 11:42
预览 使用同一时钟的两个CPLD的输出问题 usb 2010-6-26 83324 Sunlife 2015-6-17 11:40
预览 FPGA给ARM的代码是 什么格式的？ ICE 2010-6-26 52689 Sunlife 2015-6-17 11:40
预览 有没有用cpld vhdl+12864做的这个游戏各位帮忙想想办法 ATA 2010-6-26 72656 Sunlife 2015-6-17 11:38
预览 求modelsim软件 encounter 2010-6-26 52456 Sunlife 2015-6-17 11:37
预览 win平台上都用什么软件检查代码风格错误？ CHA 2010-6-26 62879 Sunlife 2015-6-17 11:37
预览 关于画时序图工具!  ...2 UFP 2010-6-26 149562 Sunlife 2015-6-17 11:36
预览 cpld/fpga 是16位存储器，可以定义32位的信号量吗？ CHA 2010-6-26 52835 Sunlife 2015-6-17 11:34
预览 关于关键路径 沉醉夕阳下 2010-6-25 83793 Sunlife 2015-6-17 11:34
下一页 »
1 ...138139140141142143144145... 331下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 13:36 , Processed in 0.055005 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块