FPGA技术交流今日: 0|主题: 13337|排名: 8

1 ... 139 140 141 142143144 145 146 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 quartus ii 7.2在VHDL生成电路模块时要连接打印机，怎么办？	793099858 2010-6-27	12005	Sunlife 2015-6-25 11:11
预览 quartus ii 7.2在VHDL生成电路模块时要连接打印机，怎么办？	793099858 2010-6-27	12108	Sunlife 2015-6-25 11:10
预览新手跪求帮助，FPGA带FFT核的处理速度表现该在哪里查？，，	manzhang708 2010-6-27	11671	Sunlife 2015-6-25 11:10
预览 verilog延时在综合时都会被忽略掉，那这样的延时又有何意义？	FFT 2010-6-26	72875	Sunlife 2015-6-25 11:10
预览 fpga FLASH控制器的状态机 ...2 3	encounter 2010-6-26	2813343	Sunlife 2015-6-25 11:09
预览 Verilog HDL 程序来错误，qiuzhu ...2 3 4	interig 2010-6-26	3014966	Sunlife 2015-6-25 11:09
预览 vhdl，verilog hdl 该选择哪种语言？ ...2 3 4	VVC 2010-6-26	3014462	Sunlife 2015-6-25 11:08
预览 fpga防抖程序的原理是什么?脉冲?时钟周期? ...2 3	CHA 2010-6-26	2714729	Sunlife 2015-6-25 11:08
预览有关寄存器类型和线网类型经验reg & wire的区别 ...2 3	ICE 2010-6-26	2518154	Sunlife 2015-6-25 11:07
预览代码最简单的3-8译码器 ...2 3	longtim 2010-6-26	2913316	Sunlife 2015-6-25 11:07
预览 wire对应于连续赋值，reg对应于过程赋值 ...2 3	ANG 2010-6-26	2912778	Sunlife 2015-6-25 11:03
预览学Verilog HDL 用哪个厂家软件好啊？ ...2 3	CHANG 2010-6-26	2510585	Sunlife 2015-6-25 10:48
预览 VERILOG中那些延时语句有什么作用 ...2 3	ups 2010-6-26	2610999	Sunlife 2015-6-25 10:47
预览非常详细的Verilog代码编写规范（转） ...2 3	usb 2010-6-26	2710592	Sunlife 2015-6-25 10:47
预览学fpga什么情况下会生成latch ...2 3	usd 2010-6-26	2918329	Sunlife 2015-6-25 10:46
预览 Quartus编译时出现这个错误，该怎样修改 ...2 3	VVIC 2010-6-26	2611154	Sunlife 2015-6-25 10:45
预览 CPLD的LED的设置IO口输出不行？ ...2 3	inter 2010-6-26	2311330	Sunlife 2015-6-25 10:45
预览问一个关于赋值语句的问题设置参数为负数 ...2 3	ATA 2010-6-26	2610698	Sunlife 2015-6-25 10:43
预览哪位有Alter FPGA/CPLD 设计（基础篇）得例子啊 ...2 3	CHA 2010-6-26	239670	Sunlife 2015-6-25 10:42
预览信号命名规范（转发） ...2 3	VVC 2010-6-26	219425	Sunlife 2015-6-25 10:41
预览问个verilog技巧 ...2 3	AAT 2010-6-26	227717	Sunlife 2015-6-25 10:41
预览什么叫状态机？ ...2 3	CHAN 2010-6-26	209176	Sunlife 2015-6-25 10:40
预览 FPGA如何实现PCI	yangfan5566 2010-6-26	11741	Sunlife 2015-6-25 10:40
预览怎样区分wire和reg？ ...2 3	CHANG 2010-6-26	259687	Sunlife 2015-6-25 10:39
预览米利和摩尔状态机比较各有什么优点？ ...2	interig 2010-6-26	1811794	Sunlife 2015-6-25 10:38
预览数字系统设计与VerilogHDL	20080067 2010-5-3	42802	Sunlife 2015-6-25 10:38
预览要用到cpld与c51单片机采用总线方式连接，单片机用来读取cpld采集的数据 ...2	CHANG 2010-6-26	186779	Sunlife 2015-6-25 10:38
预览有这样的负值语句吗? ...2	HDL 2010-6-26	195359	Sunlife 2015-6-25 10:37
预览 CPLD如何使用晶振？ ...2 3	CCIE 2010-6-26	2110600	Sunlife 2015-6-25 10:37
预览模块中有几个ALWAYS，那么综合时是按先后综合吗？ ...2	UFO 2010-6-26	186670	Sunlife 2015-6-25 10:37
预览请教Verilog语言中的一个问题 ...2	CHA 2010-6-26	197118	Sunlife 2015-6-25 10:35
预览这种加延迟的codestyle是啥意思？(问题已解决) ...2	UFP 2010-6-26	196545	Sunlife 2015-6-25 10:35
预览 CPLD的IO口怎么互相赋值？ ...2 3	CTT 2010-6-26	218953	Sunlife 2015-6-25 10:35
预览请问状态机的好处？ ...2	tim 2010-6-26	198601	Sunlife 2015-6-25 10:34
预览 [求助]状态机嵌套如何实现？ ...2	ICE 2010-6-26	1723291	Sunlife 2015-6-25 10:33
预览 fpga高手帮个忙#5 a=b 和a =#5 b有什么区别？ ...2	UFP 2010-6-26	167862	Sunlife 2015-6-25 10:32
预览 dff和latch的区别？指得是QUARTUS2下，ALTERA提供得这两个模块有什么区别？？ ...2	longt 2010-6-26	1813812	Sunlife 2015-6-25 10:32
预览分析和综合不下去了程序里用了很多for，不知道是不是太多了，电脑吃不消？ ...2	ANG 2010-6-26	166174	Sunlife 2015-6-25 10:31
预览如何在大的状态机里面加入小的状态机？ ...2	HDL 2010-6-26	168446	Sunlife 2015-6-25 10:30
预览请教如何实现精确延迟 ...2	ups 2010-6-26	177261	Sunlife 2015-6-25 10:30