FPGA技术交流今日: 0|主题: 13231|排名: 3

1 ... 139 140 141 142143144 145 146 ... 331 / 331 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览状态机有问题吗 ...2 3	UFP 2010-6-26	279750	Sunlife 2015-6-24 10:22
预览这段程序怎么运行的？	interig 2010-6-26	93303	Sunlife 2015-6-24 10:22
预览关于cpld做分频器的问题	tim 2010-6-26	73336	Sunlife 2015-6-24 10:21
预览状态机的编写方法	我不是少爷 2010-6-26	94643	Sunlife 2015-6-24 10:20
预览关于verilog语言中数组的综合问题（synplify或quartur工具）？	usb 2010-6-26	63362	Sunlife 2015-6-24 10:20
预览用一个clk做开关,记另一个cp的个数该如何实现?	CHA 2010-6-26	83504	Sunlife 2015-6-24 10:19
预览 fpga如何用三态？	FFT 2010-6-26	72892	Sunlife 2015-6-24 10:18
预览状态机没有reset信号，会如何？	七郎仔 2010-6-25	93662	Sunlife 2015-6-24 10:18
预览在设计中用计数器判断输出，这样好吗？	inter 2010-6-26	52447	Sunlife 2015-6-24 10:18
预览 2合1下载线实现2种下载线的切换	interi 2010-6-26	72427	Sunlife 2015-6-24 10:17
预览请教一个关于状态机的问题	HANG 2010-6-26	92961	Sunlife 2015-6-24 10:17
预览如何避免fpga仿真中的毛刺现象?	CTT 2010-6-26	63911	Sunlife 2015-6-24 09:44
预览在Max7000中用七段数码管计数，急！！	CCIE 2010-6-26	83409	Sunlife 2015-6-24 09:44
预览怎么才能出现电路图？	longtime 2010-6-26	82903	Sunlife 2015-6-24 09:42
预览做ASIC最核心的部分是用Verilog实现算法吗	蓦然囙首 2010-6-25	93664	Sunlife 2015-6-24 09:41
预览 HDL没有办法如何给变量、讯号赋初值[求助〕HDL如何给变量/讯号赋初值？	tim 2010-6-26	73753	Sunlife 2015-6-24 09:40
预览关于verilog综合的问题	interi 2010-6-26	82858	Sunlife 2015-6-24 09:40
预览 race conditions什么意思啊？	CHAN 2010-6-26	42832	Sunlife 2015-6-24 09:39
预览各位大神假如FPGA一个bank vccio为2.5v 这个bank是否可以接3.3v的输入信号	IPO 2015-6-17	21024	电子狼 2015-6-17 12:15
预览 cpld执行一条顺序语句的时间怎么算，假设晶振是8m的	CTT 2010-6-26	53088	Sunlife 2015-6-17 11:51
预览 .sof加载和.pof加载 FPGA程序？	ngtim 2010-6-26	94247	Sunlife 2015-6-17 11:51
预览 verilog代码请大家来看看问题出在哪?	longt 2010-6-26	73342	Sunlife 2015-6-17 11:45
预览在时钟的上升沿，怎样判断一个脉冲的上升沿？？？ ...2	乡下乖乖女 2010-6-25	104846	Sunlife 2015-6-17 11:42
预览使用同一时钟的两个CPLD的输出问题	usb 2010-6-26	83369	Sunlife 2015-6-17 11:40
预览 FPGA给ARM的代码是什么格式的？	ICE 2010-6-26	52709	Sunlife 2015-6-17 11:40
预览有没有用cpld vhdl+12864做的这个游戏各位帮忙想想办法	ATA 2010-6-26	72674	Sunlife 2015-6-17 11:38
预览求modelsim软件	encounter 2010-6-26	52480	Sunlife 2015-6-17 11:37
预览 win平台上都用什么软件检查代码风格错误？	CHA 2010-6-26	62917	Sunlife 2015-6-17 11:37
预览关于画时序图工具! ...2	UFP 2010-6-26	149590	Sunlife 2015-6-17 11:36
预览 cpld/fpga 是16位存储器，可以定义32位的信号量吗？	CHA 2010-6-26	52858	Sunlife 2015-6-17 11:34
预览关于关键路径	沉醉夕阳下 2010-6-25	83815	Sunlife 2015-6-17 11:34
预览怎么才能把CPLD的输入/输出设定为TTL或者CMOS呢	usb 2010-6-26	52570	Sunlife 2015-6-17 11:34
预览速度与面积这一块对'速度这个概念还是不太理解，，即：FPGA内部的工作频率是什么意思	ups 2010-6-26	62773	Sunlife 2015-6-17 11:33
预览 MAX II 的flash的并行写入读出的时序是什么样的？	VVC 2010-6-26	53199	Sunlife 2015-6-17 11:33
预览管脚分配时，那些状态怎么选？	usd 2010-6-26	52483	Sunlife 2015-6-17 11:32
预览 CPLD中逻辑单元的利用率已经达到了98%，会造成不稳定吗？	ngtim 2010-6-26	73201	Sunlife 2015-6-17 11:32
预览把32位vga转换成64位！	CCIE 2010-6-26	52703	Sunlife 2015-6-17 11:32
预览如何实现两个不同信号的沿的触发	longtim 2010-6-26	53610	Sunlife 2015-6-17 11:32
预览求助：状态机在高速率下无法正确运行	ATA 2010-6-26	63126	Sunlife 2015-6-17 11:30
预览有的软件只有综合能力，而有的有编译能力。先用弟三方软件将它综合，再用MAXPLUS编译	笨笨猪 2010-6-26	82551	Sunlife 2015-6-17 11:28