FPGA技术交流今日: 5 |主题: 13294|排名: 3

1 ... 147 148 149 150151152 153 154 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览请问怎样用verilog实现一个自动生成指定频率的模块啊?	IPO 2010-5-10	32402	Sunlife 2015-5-19 14:56
预览求高手帮我找下这个滤波器设计中的错误有一处小错误	qq376784106 2010-5-12	22008	Sunlife 2015-5-19 14:56
预览调查：用verilog or VHDL?	CPLD 2010-5-13	42577	Sunlife 2015-5-19 14:38
预览要用VHDL写个向量乘法器，这个向量乘法器和平时说的向量乘法是一个意思吗？	CPLD 2010-5-13	22306	Sunlife 2015-5-19 14:20
预览 LVDS电缆设计问题	IPO 2010-5-15	33700	Sunlife 2015-5-19 10:54
预览 usb 2.0 的时钟速率是多少	IPO 2010-5-15	22079	Sunlife 2015-5-19 10:54
预览 PWM 调相控制可控硅	20080067 2010-5-3	32762	Sunlife 2015-5-19 10:47
预览 0X2000000是不是每一位对应一个地址线？	CPLD 2010-5-3	32083	Sunlife 2015-5-19 10:47
预览请教Quartus中双向引脚问题	bravem 2010-5-3	33219	Sunlife 2015-5-19 10:34
预览求助,fpga 层次化设计的方法有哪些啊..在线等	wh5142 2010-5-14	22200	Sunlife 2015-5-19 10:32
预览 synplify综合时遇到问题：在FPGA设计的过程中，不希望synplify综合时进行优化	IPO 2010-5-14	42390	Sunlife 2015-5-19 10:17
预览求助！求高手用Verilog或者VHDL编写一个循环寄存器	qq376784106 2010-4-29	53320	Sunlife 2015-5-19 10:16
预览用nios2的时候建立工程完报错	ccs 2010-5-4	22390	Sunlife 2015-5-19 10:04
预览初学QII，请教个问题，我把下面的测试程序设为顶层文件 ...2	CPLD 2010-5-14	126623	Sunlife 2015-5-19 10:03
预览碰到一个问题	20080067 2010-4-27	42525	Sunlife 2015-5-19 10:00
预览小弟：ISE调用modelsim进行前仿真的遇到的麻烦	IPO 2010-5-14	23118	Sunlife 2015-5-19 09:55
预览请问quartus ii9.0是否支持win7，我用同样的安装文件在xp下没有问题？	IPO 2010-5-14	33020	Sunlife 2015-5-19 09:53
预览如何用用verilog编写一个芯片的驱动，能否给点思路呀	IPO 2010-5-14	22234	Sunlife 2015-5-19 09:43
预览 VHDL或Verilog 语言设计程序时，对输入输出端口的处理	20080067 2010-5-3	32376	Sunlife 2015-5-19 09:42
预览选择VHDL还是verilog HDL？	20080067 2010-4-29	42743	Sunlife 2015-5-19 09:42
预览 verilog这个语句能执行吗？语法对吗	ccs 2010-5-5	32160	Sunlife 2015-5-19 09:39
预览 verilog设计经验总结	20080067 2010-5-3	22123	Sunlife 2015-5-19 09:38
预览求基于Verilog的sfk调制解调的资料	Aiby2015 2015-5-17	0941	Aiby2015 2015-5-17 09:24
预览 quartusII如何给lvds线配置差分电阻？	ccs 2010-5-11	43895	Sunlife 2015-5-16 16:23
预览 QuartusII9.1中是否有Modelsim Altera？	ccs 2010-5-6	43720	Sunlife 2015-5-16 14:16
预览如何卸载ISE 12.1	CPLD 2010-5-13	39113	Sunlife 2015-5-16 12:02
预览求VHDL代码	lefthook 2010-5-5	21982	Sunlife 2015-5-16 11:41
预览分频的程序	CPLD 2010-5-6	22231	Sunlife 2015-5-16 11:40
预览 region onchip_ROM is full，Region needs to be 36224 bytes larger.	IPO 2010-5-13	22496	Sunlife 2015-5-16 11:21
预览 fpga键盘扫描后的多个键值怎样组合起来	ccs 2010-5-12	22535	Sunlife 2015-5-16 11:19
预览 FPGA里_MSEL1，_MSEL0引脚是什么功能	ccs 2010-5-13	33152	Sunlife 2015-5-16 11:19
预览我怎么通过两个按键，分别代表个位和十位，来改变分频系数	ccs 2010-5-13	22276	Sunlife 2015-5-16 11:18
预览拿FPGA来说，其内部处理速度是100MHZ 那么他的IOE，也就是每个IO的频率？	fpga 2010-5-6	53650	Sunlife 2015-5-16 10:57
预览 verilog中initial过程块是不能综合的,而在模块中用initial来初始化寄存器	IPO 2010-5-12	78507	Sunlife 2015-5-16 10:44
预览一台PC上可以同时安装和运行ISE的几个不同版本吗？	IPO 2010-5-8	43567	Sunlife 2015-5-16 10:42
预览关于VHDL中的时钟是不是可综合的问题	小泡泡 2010-4-23	32404	Sunlife 2015-5-16 10:42
预览 fpga芯片资料 ...2	ddr 2010-4-24	1210018	Sunlife 2015-5-16 10:39
预览有VHDL编写的程序如何做出软件仿真波形	vvt 2010-5-7	32136	Sunlife 2015-5-16 10:37
预览在ISE中怎么样进行时序分析查看那条路径不满足时序	CPLD 2010-5-11	23382	Sunlife 2015-5-16 10:36
预览 kile中用bit,Nios II IDE中用bit定义单个位变量就不行	ccs 2010-5-6	32556	Sunlife 2015-5-16 10:34