FPGA技术交流今日: 0|主题: 13318|排名: 8

1 ... 149 150 151 152153154 155 156 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 Verilog怎么实现Huffman编码？	vvt 2010-5-6	33534	Sunlife 2015-5-14 16:30
预览 FPGA与DSP数据通信问题	ccs 2010-5-7	53062	Sunlife 2015-5-14 16:30
预览请问用同一个时钟用pll分频，得到的时钟的上升沿是不是严格同步的	vvt 2010-5-7	22171	Sunlife 2015-5-14 16:30
预览当用50M的晶振输入到FPGA得时候，该引脚是不是要设定为LVDS 啊？	TCL 2010-4-24	54751	Sunlife 2015-5-14 15:52
预览求助：Modelsim仿真Megafunction	老怪甲 2010-4-24	22513	Sunlife 2015-5-14 14:03
预览 [求助] 这个错误怎么解决	老怪甲 2010-4-24	22130	Sunlife 2015-5-14 13:49
预览 modelsim中Verilog和VHDL混合仿真和调用问题	小泡泡 2010-4-23	24320	Sunlife 2015-5-14 13:49
预览 ise工程问题	老怪甲 2010-4-24	32566	Sunlife 2015-5-14 13:48
预览 VHDL设计MOORE型有限状态机时速度问题	小泡泡 2010-4-23	22587	Sunlife 2015-5-14 13:47
预览请问一下在QuartusII中怎样加中文注释	ccs 2010-4-30	54297	Sunlife 2015-5-14 13:47
预览浅谈MAX+PLUSⅡ的设计技巧问题	小泡泡 2010-4-23	22387	Sunlife 2015-5-14 13:46
预览 UART控制器的设计注意事项？	ccs 2010-5-2	73931	Sunlife 2015-5-14 13:45
预览关于verilog语句中的延时	老怪甲 2010-4-16	32559	Sunlife 2015-5-14 13:45
预览急问verilong的时序问题（附程序）	小泡泡 2010-4-23	22264	Sunlife 2015-5-14 13:45
预览基于FPGA的数字频率计的设计硬件设计部分的问题	小泡泡 2010-4-23	22107	Sunlife 2015-5-14 13:44
预览 Xilinx 的XC2VP70要跑到160MHz容易实现吗?	CPLD 2010-4-10	22310	Sunlife 2015-5-14 13:44
预览请问大家，总线与5v通信接口大家习惯怎么搞，芯片or电压钳位？	ddr 2010-4-12	22221	Sunlife 2015-5-14 13:43
预览怎么在线看FPGA里面的一个变量的值？大家用什么方法？	TCL 2010-4-12	22461	Sunlife 2015-5-14 13:41
预览使用xilinx FPGA芯片时，有没有遇到经过锁相环的时钟突然不工作的情况	TCL 2010-4-12	22506	Sunlife 2015-5-14 13:40
预览请教VHDL语言做波形发生器中编译问题！！	小泡泡 2010-4-23	22464	Sunlife 2015-5-14 11:44
预览 AD 采样值是 0---》 2^12 ，可是，它就一定表示采集的电压值是从0 开始的吗？	vvt 2010-4-29	32600	Sunlife 2015-5-14 11:42
预览关于信号赋初值、及进程启动的问题！(VHDL)	小泡泡 2010-4-23	23200	Sunlife 2015-5-14 11:42
预览时钟奇数分频的用途	20080067 2010-4-29	42620	Sunlife 2015-5-14 11:41
预览关于VHDL与verilogHDL的选择问题！！！	小泡泡 2010-4-23	22275	Sunlife 2015-5-14 11:32
预览求助用VHDL语言编程	VHDL菜鸟 2010-4-24	53355	Sunlife 2015-5-14 11:32
预览 ep3c5 多少钱？	20080067 2010-4-27	21674	Sunlife 2015-5-14 11:31
预览我有一个问题	20080067 2010-4-27	21838	Sunlife 2015-5-14 11:31
预览 VHDL 输入输出端口怎样使用自定义类型？	20080067 2010-4-27	22034	Sunlife 2015-5-14 11:31
预览定制PLL的时候怎么没E0的呢？C0和E0有什么区别呢？一定要用E0的吗？？	vvt 2010-4-29	42502	Sunlife 2015-5-14 11:30
预览双口RAM ip核为什么不能同时读写啊	vvt 2010-4-29	57996	Sunlife 2015-5-14 11:30
预览把nios2的程序烧到EPCS里和烧到并行的Flash里有什么区别吗？	vvt 2010-4-29	55161	Sunlife 2015-5-14 11:29
预览 ddr2和ddr的区别？	ddr 2010-4-12	22610	Sunlife 2015-5-14 11:28
预览如何设计ddr	TCL 2010-4-29	34122	Sunlife 2015-5-14 11:28
预览 Verilog HDL语法基础(1)-Verilog的词法约定	TCL 2010-4-29	65270	Sunlife 2015-5-14 11:27
预览求助用VHDL语言编程	shijie 2010-4-29	32293	Sunlife 2015-5-14 11:27
预览 FPGA 的IO脚分配问题	20080067 2010-4-27	22094	Sunlife 2015-5-14 11:26
预览解决FPGA入门的困惑!	20080067 2010-4-27	32767	Sunlife 2015-5-14 11:26
预览 FPGA写的232接收模块，丢包问题	20080067 2010-4-27	21923	Sunlife 2015-5-14 11:25
预览求FPGA上同步开关噪声的分析	20080067 2010-4-27	21978	Sunlife 2015-5-14 11:25
预览影响FPGA设计周期生产力的最大因素是什么？	20080067 2010-4-27	22295	Sunlife 2015-5-14 11:25