集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13231|排名: 3 

作者 回复/查看 最后发表
预览 quartusII如何给lvds线配置差分电阻? ccs 2010-5-11 43850 Sunlife 2015-5-16 16:23
预览 QuartusII9.1中是否有Modelsim Altera? ccs 2010-5-6 43635 Sunlife 2015-5-16 14:16
预览 如何卸载ISE 12.1 CPLD 2010-5-13 39076 Sunlife 2015-5-16 12:02
预览 求VHDL代码 attach_img lefthook 2010-5-5 21956 Sunlife 2015-5-16 11:41
预览 分频的程序 CPLD 2010-5-6 22213 Sunlife 2015-5-16 11:40
预览 region onchip_ROM is full,Region needs to be 36224 bytes larger. IPO 2010-5-13 22476 Sunlife 2015-5-16 11:21
预览 fpga键盘扫描后的多个键值怎样组合起来 ccs 2010-5-12 22507 Sunlife 2015-5-16 11:19
预览 FPGA里_MSEL1,_MSEL0引脚是什么功能 ccs 2010-5-13 33128 Sunlife 2015-5-16 11:19
预览 我怎么通过两个按键,分别代表个位和十位,来改变分频系数 ccs 2010-5-13 22207 Sunlife 2015-5-16 11:18
预览 拿FPGA来说,其内部处理速度是100MHZ 那么他的IOE,也就是每个IO的频率? fpga 2010-5-6 53621 Sunlife 2015-5-16 10:57
预览 verilog中initial过程块是不能综合的,而在模块中用initial来初始化寄存器 IPO 2010-5-12 78454 Sunlife 2015-5-16 10:44
预览 一台PC上可以同时安装和运行ISE的几个不同版本吗? IPO 2010-5-8 43538 Sunlife 2015-5-16 10:42
预览 关于VHDL中的时钟是不是可综合的问题 小泡泡 2010-4-23 32363 Sunlife 2015-5-16 10:42
预览 fpga芯片资料  ...2 ddr 2010-4-24 129933 Sunlife 2015-5-16 10:39
预览 有VHDL编写的程序 如何做出软件仿真波形 vvt 2010-5-7 32113 Sunlife 2015-5-16 10:37
预览 在ISE中怎么样 进行时序分析 查看那条路径不满足时序 CPLD 2010-5-11 23348 Sunlife 2015-5-16 10:36
预览 kile中用bit,Nios II IDE中用bit定义单个位变量就不行 ccs 2010-5-6 32528 Sunlife 2015-5-16 10:34
预览 自适应滤波的verilog程序 20080067 2010-5-3 22357 Sunlife 2015-5-16 10:33
预览 buffer ram fifo三者之间有什么区别,他们有哪些优缺点,各适用什么样的场合? ccs 2010-5-11 23820 Sunlife 2015-5-16 10:29
预览 ISE怎么样优化才能减少Number of Slices的使用率 IPO 2010-5-10 211392 Sunlife 2015-5-16 10:28
预览 有人用过quartus中的simple dual port ram 的吗 IPO 2010-5-10 32768 Sunlife 2015-5-16 09:56
预览 有人使用过Cyclone III系列的芯片,在AP配置模式下工作么? IPO 2010-5-10 24685 Sunlife 2015-5-16 09:52
预览 如果编译时出现如下的报警,应该如何解决呢? TCL 2010-4-24 23358 Sunlife 2015-5-16 09:51
预览 老师 您好. 想请教DDS工程的问题 新人帖 attachment wynailong 2014-4-19 22384 hvophtjt 2015-5-15 10:18
预览 fpga中锁相环 attach_img niu_yue 2014-10-6 32204 hvophtjt 2015-5-15 10:17
预览 求大神帮忙看看这个错误怎么改 新人帖 Amanda-e 2015-5-14 01094 Amanda-e 2015-5-14 21:21
预览 毕业设计,基于FPGA的。有问题啊 什么都不懂求助 新人帖 shilyl 2015-5-10 21143 P10814076 2015-5-14 18:50
预览 语法问题,请解答! zhiweiqiang33 2015-4-10 11147 hvophtjt 2015-5-14 17:30
预览 求帮助,万分感谢 新人帖 attach_img lbz053273 2014-5-13 12211 hvophtjt 2015-5-14 17:29
预览 JTAG无法找到 新人帖 jiajiajia121 2014-4-4 21937 hvophtjt 2015-5-14 17:28
预览 FPGA中的lcell,wire等5中buffer之间有什么区别呀,那位高手解释一下 vvt 2010-5-6 23398 Sunlife 2015-5-14 16:33
预览 vga彩条 横条 竖条 棋盘都是怎么实现的?? vvt 2010-5-7 21994 Sunlife 2015-5-14 16:31
预览 我打算做一个用fpga实现的语音识别要用麦克风通过fpga进行语音输入该怎么实现啊? TCL 2010-4-24 63076 Sunlife 2015-5-14 16:31
预览 Verilog怎么实现Huffman编码? vvt 2010-5-6 33443 Sunlife 2015-5-14 16:30
预览 FPGA与DSP数据通信问题 ccs 2010-5-7 52975 Sunlife 2015-5-14 16:30
预览 请问用同一个时钟用pll分频,得到的时钟的上升沿是不是严格同步的 vvt 2010-5-7 22076 Sunlife 2015-5-14 16:30
预览 当用50M的晶振输入到FPGA得时候,该引脚是不是要设定为LVDS 啊 ? TCL 2010-4-24 54650 Sunlife 2015-5-14 15:52
预览 求助:Modelsim仿真Megafunction 老怪甲 2010-4-24 22438 Sunlife 2015-5-14 14:03
预览 [求助] 这个错误怎么解决 老怪甲 2010-4-24 22060 Sunlife 2015-5-14 13:49
预览 modelsim中Verilog和VHDL混合仿真和调用问题 小泡泡 2010-4-23 24245 Sunlife 2015-5-14 13:49
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-21 08:14 , Processed in 0.084442 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块