集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 5 |主题: 13204|排名: 7 

作者 回复/查看 最后发表
预览 求助!求高手用Verilog或者VHDL编写一个循环寄存器 qq376784106 2010-4-29 53201 Sunlife 2015-5-19 10:16
预览 用nios2的时候建立工程完 报错 ccs 2010-5-4 22326 Sunlife 2015-5-19 10:04
预览 初学QII,请教个问题,我把下面的测试程序设为顶层文件  ...2 CPLD 2010-5-14 126434 Sunlife 2015-5-19 10:03
预览 碰到一个问题 20080067 2010-4-27 42451 Sunlife 2015-5-19 10:00
预览 小弟:ISE调用modelsim进行前仿真的遇到的麻烦 IPO 2010-5-14 23042 Sunlife 2015-5-19 09:55
预览 请问quartus ii9.0是否支持win7,我用同样的安装文件在xp下没有问题? IPO 2010-5-14 32975 Sunlife 2015-5-19 09:53
预览 如何用用verilog编写一个芯片的驱动,能否给点思路呀 IPO 2010-5-14 22201 Sunlife 2015-5-19 09:43
预览 VHDL或Verilog 语言设计程序时,对输入输出端口的处理 20080067 2010-5-3 32339 Sunlife 2015-5-19 09:42
预览 选择VHDL还是verilog HDL? 20080067 2010-4-29 42695 Sunlife 2015-5-19 09:42
预览 verilog这个语句能执行吗?语法对吗 ccs 2010-5-5 32117 Sunlife 2015-5-19 09:39
预览 verilog设计经验总结 20080067 2010-5-3 22097 Sunlife 2015-5-19 09:38
预览 求基于Verilog的sfk调制解调的资料 新人帖 Aiby2015 2015-5-17 0915 Aiby2015 2015-5-17 09:24
预览 quartusII如何给lvds线配置差分电阻? ccs 2010-5-11 43845 Sunlife 2015-5-16 16:23
预览 QuartusII9.1中是否有Modelsim Altera? ccs 2010-5-6 43618 Sunlife 2015-5-16 14:16
预览 如何卸载ISE 12.1 CPLD 2010-5-13 39066 Sunlife 2015-5-16 12:02
预览 求VHDL代码 attach_img lefthook 2010-5-5 21948 Sunlife 2015-5-16 11:41
预览 分频的程序 CPLD 2010-5-6 22207 Sunlife 2015-5-16 11:40
预览 region onchip_ROM is full,Region needs to be 36224 bytes larger. IPO 2010-5-13 22465 Sunlife 2015-5-16 11:21
预览 fpga键盘扫描后的多个键值怎样组合起来 ccs 2010-5-12 22500 Sunlife 2015-5-16 11:19
预览 FPGA里_MSEL1,_MSEL0引脚是什么功能 ccs 2010-5-13 33093 Sunlife 2015-5-16 11:19
预览 我怎么通过两个按键,分别代表个位和十位,来改变分频系数 ccs 2010-5-13 22175 Sunlife 2015-5-16 11:18
预览 拿FPGA来说,其内部处理速度是100MHZ 那么他的IOE,也就是每个IO的频率? fpga 2010-5-6 53611 Sunlife 2015-5-16 10:57
预览 verilog中initial过程块是不能综合的,而在模块中用initial来初始化寄存器 IPO 2010-5-12 78448 Sunlife 2015-5-16 10:44
预览 一台PC上可以同时安装和运行ISE的几个不同版本吗? IPO 2010-5-8 43531 Sunlife 2015-5-16 10:42
预览 关于VHDL中的时钟是不是可综合的问题 小泡泡 2010-4-23 32356 Sunlife 2015-5-16 10:42
预览 fpga芯片资料  ...2 ddr 2010-4-24 129884 Sunlife 2015-5-16 10:39
预览 有VHDL编写的程序 如何做出软件仿真波形 vvt 2010-5-7 32103 Sunlife 2015-5-16 10:37
预览 在ISE中怎么样 进行时序分析 查看那条路径不满足时序 CPLD 2010-5-11 23331 Sunlife 2015-5-16 10:36
预览 kile中用bit,Nios II IDE中用bit定义单个位变量就不行 ccs 2010-5-6 32522 Sunlife 2015-5-16 10:34
预览 自适应滤波的verilog程序 20080067 2010-5-3 22351 Sunlife 2015-5-16 10:33
预览 buffer ram fifo三者之间有什么区别,他们有哪些优缺点,各适用什么样的场合? ccs 2010-5-11 23807 Sunlife 2015-5-16 10:29
预览 ISE怎么样优化才能减少Number of Slices的使用率 IPO 2010-5-10 211373 Sunlife 2015-5-16 10:28
预览 有人用过quartus中的simple dual port ram 的吗 IPO 2010-5-10 32761 Sunlife 2015-5-16 09:56
预览 有人使用过Cyclone III系列的芯片,在AP配置模式下工作么? IPO 2010-5-10 24662 Sunlife 2015-5-16 09:52
预览 如果编译时出现如下的报警,应该如何解决呢? TCL 2010-4-24 23342 Sunlife 2015-5-16 09:51
预览 老师 您好. 想请教DDS工程的问题 新人帖 attachment wynailong 2014-4-19 22377 hvophtjt 2015-5-15 10:18
预览 fpga中锁相环 attach_img niu_yue 2014-10-6 32196 hvophtjt 2015-5-15 10:17
预览 求大神帮忙看看这个错误怎么改 新人帖 Amanda-e 2015-5-14 01083 Amanda-e 2015-5-14 21:21
预览 毕业设计,基于FPGA的。有问题啊 什么都不懂求助 新人帖 shilyl 2015-5-10 21134 P10814076 2015-5-14 18:50
预览 语法问题,请解答! zhiweiqiang33 2015-4-10 11126 hvophtjt 2015-5-14 17:30
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-6 18:37 , Processed in 0.063144 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块