FPGA技术交流今日: 0|主题: 13337|排名: 8

1 ... 145 146 147 148149150 151 152 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 fpga设计怎么能消除延迟	admin 2010-6-23	42334	Sunlife 2015-5-28 11:46
预览请教FPGA双向口怎么设计？	vvt 2010-6-23	23192	Sunlife 2015-5-28 11:46
预览 modelsim的一个小问题	CPLD 2010-6-25	22116	Sunlife 2015-5-28 11:45
预览如何生成乱码的verilog文件	CPLD 2010-6-25	42738	Sunlife 2015-5-28 11:45
预览 verdi使用过吗？有verdi相关使用文档吗	CPLD 2010-6-25	22742	Sunlife 2015-5-28 11:30
预览有没有5元人民币每片的FPGA ？	CPLD 2010-6-25	53378	Sunlife 2015-5-28 11:12
预览 bsb中的频率如何设置	CPLD 2010-6-25	32557	Sunlife 2015-5-28 11:12
预览请教verilog 里面 bufif0 是什么原语？	vhdl 2010-6-25	37933	Sunlife 2015-5-28 11:12
预览 fpga论坛奉献逻辑电路设计经验	vhdl 2010-6-25	32197	Sunlife 2015-5-28 11:00
预览怎样用异步清零端的D触发器实现同步清零端的D触发器	CPLD 2010-6-23	23733	Sunlife 2015-5-28 10:35
预览 QII编辑界面不能支持中文注释吗？我的中文注释打不进去，只能是英文注释	ccs 2010-6-25	22083	Sunlife 2015-5-28 09:38
预览异步复位recovery时序冲突	SleepCat 2015-5-4	11104	zxopen08 2015-5-27 12:00
预览怎么用FPGA 实现HDB3编码	TCL 2010-4-12	42653	zxopen08 2015-5-27 11:58
预览 460ns vsync=1, expected=0modelsim仿真是出现了这个，谁知道应该怎么解决啊 ...2	ccs 2010-6-25	115238	Sunlife 2015-5-27 11:53
预览请教，在时钟的上升沿，怎样判断一个脉冲的上升沿？？？	lee 2010-6-24	22300	Sunlife 2015-5-27 11:46
预览 Fatal: (vsim-3421) Value	q281064957 2010-6-23	22320	Sunlife 2015-5-27 11:46
预览关于bdf文件生成的问题	BEAR2009 2010-6-25	33308	Sunlife 2015-5-27 11:36
预览把MAX232 信号接到PC机中那个转接线叫什么名字？	ccs 2010-6-10	42567	Sunlife 2015-5-27 11:35
预览帮我看看这段程序啊	ccs 2010-6-10	53306	Sunlife 2015-5-27 11:35
预览代码风格问题请教	lee 2010-6-24	21847	Sunlife 2015-5-27 11:34
预览看看这条语句	578070052 2010-6-11	42265	Sunlife 2015-5-27 11:34
预览各位帅哥美女有分数分频器的程序吗？	ccs 2010-6-22	22026	Sunlife 2015-5-27 11:29
预览 quartus配置ROM后，编写ROM控制驱动器，怎么把这个Verilog文件添加进去啊，	lchx2015 2015-5-23	01137	lchx2015 2015-5-23 20:21
预览累加器verilog语言编程问题	nannanbao2 2015-5-23	0961	nannanbao2 2015-5-23 20:17
预览 EP1K10TC100-3 这个芯片设计开发板找不到ASDO管脚	vvt 2010-6-23	22781	Sunlife 2015-5-20 17:15
预览请问谁用过matlab 做过FPGA dsp吗	vhdl 2010-6-24	22643	Sunlife 2015-5-20 16:52
预览如何写双口RAM？	CPLD 2010-6-23	32619	Sunlife 2015-5-20 16:51
预览一段式的状态机的缺点	CPLD 2010-6-23	24024	Sunlife 2015-5-20 16:49
预览 VHDL 这是什么原因？	CPLD 2010-6-23	32810	Sunlife 2015-5-20 16:45
预览 verilog编码风格详细解析	IPO 2010-6-21	22204	Sunlife 2015-5-20 15:35
预览如何处理RAM的输入输出与双向数据总路线的连接	CPLD 2010-6-23	22720	Sunlife 2015-5-20 15:18
预览 Xilinx DS 12.1 编译时出现问题	lilongguang 2010-6-6	22118	Sunlife 2015-5-20 15:16
预览急！求解决此语句的含义！！！	BEAR2009 2010-6-23	43280	Sunlife 2015-5-20 15:16
预览关于verilog中延时的疑问？	CPLD 2010-6-23	42174	Sunlife 2015-5-20 15:15
预览请教NiosII中断问题	清霜一梦 2010-6-10	33155	Sunlife 2015-5-20 15:10
预览寄存器初始化问题	vvt 2010-6-19	52508	Sunlife 2015-5-20 15:09
预览何谓“例化”？	IPO 2010-5-23	21967	Sunlife 2015-5-20 15:08
预览 VHDL元件例化问题	ccs 2010-6-18	42976	Sunlife 2015-5-20 15:08
预览 FPGA中如何加速流程	IPO 2010-5-23	62272	Sunlife 2015-5-20 15:07
预览 vhdl modelsim 疑问	vvt 2010-6-18	22187	Sunlife 2015-5-20 15:06