FPGA技术交流今日: 0|主题: 13231|排名: 3

1 ... 145 146 147 148149150 151 152 ... 331 / 331 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览求助	hyq2010 2010-5-25	21942	Sunlife 2015-5-19 15:54
预览 Virtex-6 CXT FPGA	I2C 2010-5-25	22212	Sunlife 2015-5-19 15:35
预览 FPGA	毕竟琪儿 2015-5-19	0839	毕竟琪儿 2015-5-19 15:18
预览我用的是quartus9.0 请问下在哪里能看到这个片子有多少个乘法器啊	wang 2010-5-25	22100	Sunlife 2015-5-19 15:16
预览怎么用matlab进行滤波器的仿真验证谁能告诉一下	wang 2010-5-25	22107	Sunlife 2015-5-19 15:16
预览要实现数字下变频器，altera有什么IP吗？一般推荐什么系列的FPGA?	IPO 2010-5-24	22049	Sunlife 2015-5-19 15:16
预览 when I get the quartusii software license	IPO 2010-5-24	21824	Sunlife 2015-5-19 15:16
预览对于较复杂的系统，开发时使用语言容易些还是使用原理图容易些？谢谢	IPO 2010-5-24	22115	Sunlife 2015-5-19 15:16
预览如何才能使原理图输入的所有逻辑不会被综合优化掉？	IPO 2010-5-24	21804	Sunlife 2015-5-19 15:15
预览我是初学者，您认为先用MAX PLUS II 好，还是用QuartusII 好	IPO 2010-5-24	21950	Sunlife 2015-5-19 15:15
预览 QUARTUS2会自动调用MODELSIM ,但不会加载波形?	IPO 2010-5-24	22586	Sunlife 2015-5-19 15:15
预览用NIOS配置完PFGA/CPLD后是不是已经可以作为CPU使用,比如代替单片机?	IPO 2010-5-24	22046	Sunlife 2015-5-19 15:08
预览从fpga的内部ram中存取数据，是存耗时长，还是取耗时长呢	IPO 2010-5-10	42931	Sunlife 2015-5-19 14:59
预览 IP 里开一个深度为8的8FIFO ，则usedw[2..0]表示的深度最大为7.有矛盾吗	ccs 2010-5-17	22073	Sunlife 2015-5-19 14:58
预览奇怪了为什么是PLB而不是OPB	hjj3547110 2010-5-17	22145	Sunlife 2015-5-19 14:57
预览用FPGA 做一个16位计数器，价格面议！	feige7770 2010-5-14	42252	Sunlife 2015-5-19 14:57
预览一个简单的总线轮询仲裁器Verilog实现	ccs 2010-5-14	22922	Sunlife 2015-5-19 14:57
预览请问怎样用verilog实现一个自动生成指定频率的模块啊?	IPO 2010-5-10	32366	Sunlife 2015-5-19 14:56
预览求高手帮我找下这个滤波器设计中的错误有一处小错误	qq376784106 2010-5-12	21982	Sunlife 2015-5-19 14:56
预览调查：用verilog or VHDL?	CPLD 2010-5-13	42546	Sunlife 2015-5-19 14:38
预览要用VHDL写个向量乘法器，这个向量乘法器和平时说的向量乘法是一个意思吗？	CPLD 2010-5-13	22255	Sunlife 2015-5-19 14:20
预览 LVDS电缆设计问题	IPO 2010-5-15	33635	Sunlife 2015-5-19 10:54
预览 usb 2.0 的时钟速率是多少	IPO 2010-5-15	22038	Sunlife 2015-5-19 10:54
预览 PWM 调相控制可控硅	20080067 2010-5-3	32714	Sunlife 2015-5-19 10:47
预览 0X2000000是不是每一位对应一个地址线？	CPLD 2010-5-3	32030	Sunlife 2015-5-19 10:47
预览请教Quartus中双向引脚问题	bravem 2010-5-3	33171	Sunlife 2015-5-19 10:34
预览求助,fpga 层次化设计的方法有哪些啊..在线等	wh5142 2010-5-14	22151	Sunlife 2015-5-19 10:32
预览 synplify综合时遇到问题：在FPGA设计的过程中，不希望synplify综合时进行优化	IPO 2010-5-14	42333	Sunlife 2015-5-19 10:17
预览求助！求高手用Verilog或者VHDL编写一个循环寄存器	qq376784106 2010-4-29	53240	Sunlife 2015-5-19 10:16
预览用nios2的时候建立工程完报错	ccs 2010-5-4	22346	Sunlife 2015-5-19 10:04
预览初学QII，请教个问题，我把下面的测试程序设为顶层文件 ...2	CPLD 2010-5-14	126476	Sunlife 2015-5-19 10:03
预览碰到一个问题	20080067 2010-4-27	42470	Sunlife 2015-5-19 10:00
预览小弟：ISE调用modelsim进行前仿真的遇到的麻烦	IPO 2010-5-14	23077	Sunlife 2015-5-19 09:55
预览请问quartus ii9.0是否支持win7，我用同样的安装文件在xp下没有问题？	IPO 2010-5-14	32988	Sunlife 2015-5-19 09:53
预览如何用用verilog编写一个芯片的驱动，能否给点思路呀	IPO 2010-5-14	22211	Sunlife 2015-5-19 09:43
预览 VHDL或Verilog 语言设计程序时，对输入输出端口的处理	20080067 2010-5-3	32350	Sunlife 2015-5-19 09:42
预览选择VHDL还是verilog HDL？	20080067 2010-4-29	42712	Sunlife 2015-5-19 09:42
预览 verilog这个语句能执行吗？语法对吗	ccs 2010-5-5	32133	Sunlife 2015-5-19 09:39
预览 verilog设计经验总结	20080067 2010-5-3	22108	Sunlife 2015-5-19 09:38
预览求基于Verilog的sfk调制解调的资料	Aiby2015 2015-5-17	0922	Aiby2015 2015-5-17 09:24