FPGA技术交流今日: 0|主题: 12949|排名: 7

1 ... 314 315 316 317318319 320 321 ... 324 / 324 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 EMP7064LC68用什么方式下载，看资料好像说不能用JTAG方式？	HANG 2010-6-26	11804	longt 2010-6-26 02:27
预览状态编码到底怎么用?	麦子 2010-6-25	32324	一个人的舞台 2010-6-26 02:27
预览关于从SLAVE端提取时钟的方式	纸风铃 2010-6-25	21994	七郎仔 2010-6-26 02:26
预览 verilog偶数个非门进行短暂的延时防止优化的问题	纸风铃 2010-6-25	42408	帅帅 2010-6-26 02:25
预览关于示波器等效采样和实时采样	longt 2010-6-26	01653	longt 2010-6-26 02:25
预览 MAX PLUS II 的时钟频率问题	longt 2010-6-26	22492	CCIE 2010-6-26 02:24
预览我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗	CHANG 2010-6-26	12051	longt 2010-6-26 02:24
预览请教设计停表的verilog 代码	inter 2010-6-26	12202	longtim 2010-6-26 02:24
预览 Quartus里说生成netlist必须用smnplicity而不能用synplicity pro?	longtime 2010-6-26	02032	longtime 2010-6-26 02:23
预览同一型号的封装管脚不同能编译一样么！	tim 2010-6-26	01678	tim 2010-6-26 02:21
预览【求助】有关状态机自动售货机设计	ICE 2010-6-26	12142	ICE 2010-6-26 02:21
预览这个芯片的管脚信息:EPF10K20TC144-3	ATA 2010-6-26	01977	ATA 2010-6-26 02:19
预览 SPI Flash ROM 取代 EPROM 可行?	CCIE 2010-6-26	32121	interi 2010-6-26 02:19
预览 FPGA 读写DPRAM错误	interi 2010-6-26	11949	HDL 2010-6-26 02:15
预览为何异步复位那要加2个D触发器才能保证无亚稳态？	longtim 2010-6-26	02092	longtim 2010-6-26 02:15
预览在状态机里加入并行向串行转换	VVC 2010-6-26	12153	CHA 2010-6-26 02:14
预览如何用verilog 编写对数等式？？	AAT 2010-6-26	22157	CTT 2010-6-26 02:12
预览关于fpga编程时的时序问题该如何匹配呢？	longt 2010-6-26	01840	longt 2010-6-26 02:12
预览 vhdl代码在webpack6.2 下assigned package pins 时发生的问题？	longtime 2010-6-26	01569	longtime 2010-6-26 02:08
预览状态机可以嵌套吗？就是一个state和一个sub_state?还是得把它们写成并列的状态呢？	VVIC 2010-6-26	22251	tim 2010-6-26 02:07
预览用verilog编写testbench,ModelSim的大牛可否过来指点一下？	interig 2010-6-26	03277	interig 2010-6-26 02:06
预览如何不让Quartus2生成这些后缀的文件？	CHA 2010-6-26	01972	CHA 2010-6-26 02:06
预览有关moore，mealy两种状态机的教程吗？	AAT 2010-6-26	22482	CHA 2010-6-26 02:04
预览 CPLD可以接几个晶振	CHAN 2010-6-26	02113	CHAN 2010-6-26 02:03
预览谁用过synplicity 的 Certify	CHAN 2010-6-26	02013	CHAN 2010-6-26 02:03
预览 [求教]关于VHDL变量在状态机中赋值的问题	VVC 2010-6-26	02057	VVC 2010-6-26 02:03
预览谁使用过STRATIX1S10这块板子？	usb 2010-6-26	01729	usb 2010-6-26 02:02
预览 [求助]assign package pins时出问题	VVIC 2010-6-26	01977	VVIC 2010-6-26 02:01
预览 [求助]ISE在VHDL中怎样使用一个编译好的SCH资源？	ICE 2010-6-26	01981	ICE 2010-6-26 01:58
预览请教：不同的工艺库仿真时对不定态的处理问题	别生气咯 2010-6-26	12022	豆芽 2010-6-26 01:58
预览 CPLD接RC滤波器问题	CCIE 2010-6-26	01981	CCIE 2010-6-26 01:56
预览 VHDL生成图元以后，在原理图文件中使用	usd 2010-6-26	12034	interige 2010-6-26 01:54
预览 CPLD 8051内核的BDF	HANG 2010-6-26	02039	HANG 2010-6-26 01:53
预览我的状态机是怎么回事??	AAT 2010-6-26	12331	HANG 2010-6-26 01:52
预览状态机的问题，请教高手关于状态机的研究思路	CHAN 2010-6-26	02056	CHAN 2010-6-26 01:52
预览 VHDL编好程序后加载到CPLD中数据紊乱问题???	interig 2010-6-26	12378	UFP 2010-6-26 01:51
预览高手发一下基于VERILOG的状态机,	UFP 2010-6-26	12443	CHANG 2010-6-26 01:51
预览 CPLD语言：想用一个模块实现延迟功能，并且能够在仿真中看出	inter 2010-6-26	12372	UFP 2010-6-26 01:49
预览 EDIF规范的链接包含LPM规范	ICE 2010-6-26	02322	ICE 2010-6-26 01:47
预览请教时钟选择器的程序	encounter 2010-6-26	02012	encounter 2010-6-26 01:46