跟李凡老师学FPGA工程D01：《DDR2开发板》基础和原理图（20170513课堂笔记）

1133
        修改Designator属性为FPGA。
        修改Filename属性为FPGA.SchDoc。
        点OK。
        然后第一次左键，第二次左键。
        修改属性三种方式。
        第一种方式，就是已经得到了对象的部分，双击对象打开属性。
        第二种方式，右键选择属性。
        第三种方式，是对象没有落地的时候，就是它被选中的时候，按制表键，TAB键。
        好，这是FPGA的框图。
  

1134
        然后呢，我们一个一个地来。
        首先我们来做晶振电路的框图。
        我把固件先打开。
        这时完成了反标的，有Pin Planner。
        参考时钟。
        使用的3.3的。
        回到硬件上。
        然后呢，我们要同样做出一个框图，是晶振电路的框图。

1135
        我仍然用快捷键。
        P-s，落地之前按制表键。
        我们给大家了一个设计中使用的ID的文档。
        这个是用的FMO7晶振。
        修改属性。
  

1136
        然后我们要构建这个参考时钟。
        参考时钟这根线，肯定是从晶振电路输出，到FPGA的输入。
        这个时候也是放它的对象。
        仍然是这四种方式。
        我先用第一种方式，和最后一种方式。
        点击下拉菜单place-Add Sheet Entry，放置它的页面符号的入口。
        这是一种方式。
        然后我用快捷键的方式，按p-a。
        落地之前按TAB键，给它命名。
  

1137
        落地之前按TAB键，给它命名。
        固件上写的是参考时钟，ref_clk。
        Name属性修改为ref_clk。
        方向当然是输出的。
        按下Ctrl，滑动滚轮是放大缩小。
        这边是输出。
        然后移到这边来。
        落地之前按TAB键。
        改成input。
        然后释放掉。
        我说一下，如何来移动你的图面。
  

1138
        移动图面，按下Ctrl，滑动滚轮是放大缩小。
        不按键，滑动滚轮，是往上往下移动图面。
        按shift键，滑动滚轮，是左右移动图面。
        这个操作，一直到整个设计的全过程。
        然后呢，我们对它进行连线。
        我先说第一种方式。
        第一种方式，下拉菜单，选择连线。
        左键-左键。
        按ESC键释放掉。
        第四种是快捷键。
        快捷键是p-w。
        左键-左键。
        按右键释放掉。
  

1139
        这就做好了这根线。
        为了能够在印制板上能够看到这根线，也可以给它放置一个net的标号。
        它的快捷键是p-n。
        左下角有一个×，要落到线上，变成红色的，说明连上了。
        这个net落地之前按TAB键。
        修改net属性为参考时钟。
        放上去以后，一旦装配了这个net，会有四个小白点。
        说明这个net跟这个线连在一起了。
        如果这四个小白点打在外面了，就不对了。
  

1140
        这是连上了晶振这根线。
        然后呢，按照我们的PPT，还有按键。
        四个按键，我们也做成一个框图。
        用快捷键是p-s，双击打开属性。
        命名为keys。
        用相同的文件名。
        点OK。
        我们现在准备做四个按键。
        是key[3:0]。
  

1141
        key[3:0]到图上仍然是3..0这样做。
        同样我要放一个页面符号的端口。
        快捷键是p-a，落地之前按制表键，修改命名为keys[3..0]，按键电路上这个电路是输出。
        这边是输入。
        释放掉。
        把它连上。
        这次呢，是用总线。
        总线呢，快捷键是p-b，左键-左键-右键，释放掉。
  

1142
        同样，我也给他打上net。
        P-n，落地之前按制表键。
        修改Net名称为keys[3..0]。
        这是按键。
        然后呢，我们还有JTAG。
        我们准备在JTAG这个框图里面，写上厂家建议的这种方式。
        这是FPGA，FPGA的配置芯片和它的连接器。
        它的端口会有这些。
        有ASDI、ASDO、nCS的这些端口。
        我们刚刚做管脚反标的时候，把这些端口都让出来了。
        没有做成通用的，它已经给出位置了。
        你看，都给出位置了。