FPGA技术交流今日: 0|主题: 13365|排名: 8

1 ... 142 143 144 145146147 148 149 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 SystemC SystemVerilog 与modelsim ...2	帅帅 2010-6-25	107266	Sunlife 2015-6-24 10:39
预览在verilog中这个(*) 是什么意思呢？	interig 2010-6-26	94400	Sunlife 2015-6-24 10:38
预览请教：关于设计流程对ISE使用流程不太清楚	longtime 2010-6-26	64129	Sunlife 2015-6-24 10:38
预览 synplify pro 软件中如何查看一个有限状态机的状态图？ ...2	CHAN 2010-6-26	127902	Sunlife 2015-6-24 10:37
预览光电编码器数据采集电路中输入有两个脉冲信号，请问在EPM7128s中该怎样进行引脚锁定	CHA 2010-6-26	83984	Sunlife 2015-6-24 10:32
预览急需一个ＶＨＤＬ所写的消抖程序，请大家帮帮忙！ ...2	CHANG 2010-6-26	105637	Sunlife 2015-6-24 10:31
预览现在选择cpld，xilinx和altera的哪个好啊？如果选择altera，3000好还是II好呢？	ANG 2010-6-26	94164	Sunlife 2015-6-24 10:30
预览讨论一下系统总线 ...2	绿豆宝贝 2010-6-25	105467	Sunlife 2015-6-24 10:29
预览 FPGA高手进来	CHAN 2010-6-26	83087	Sunlife 2015-6-24 10:28
预览 LDPC码的译码	UFP 2010-6-26	93233	Sunlife 2015-6-24 10:27
预览端口的input，output，inout是相对谁来说的？？是如何确定的？？谢	HANG 2010-6-26	83628	Sunlife 2015-6-24 10:24
预览用CPLD做设计时，同步复位好还是异步复位好？ ...2	HANG 2010-6-26	105322	Sunlife 2015-6-24 10:23
预览用timing design画的波形图如何保存下来，如何复制到word文件里	tim 2010-6-26	65220	Sunlife 2015-6-24 10:23
预览 fpga提问：Verilog内如何实现左移而不增加字长？	tim 2010-6-26	75588	Sunlife 2015-6-24 10:22
预览状态机有问题吗 ...2 3	UFP 2010-6-26	2710698	Sunlife 2015-6-24 10:22
预览这段程序怎么运行的？	interig 2010-6-26	93671	Sunlife 2015-6-24 10:22
预览关于cpld做分频器的问题	tim 2010-6-26	73522	Sunlife 2015-6-24 10:21
预览状态机的编写方法	我不是少爷 2010-6-26	94898	Sunlife 2015-6-24 10:20
预览关于verilog语言中数组的综合问题（synplify或quartur工具）？	usb 2010-6-26	63622	Sunlife 2015-6-24 10:20
预览用一个clk做开关,记另一个cp的个数该如何实现?	CHA 2010-6-26	83743	Sunlife 2015-6-24 10:19
预览 fpga如何用三态？	FFT 2010-6-26	73144	Sunlife 2015-6-24 10:18
预览状态机没有reset信号，会如何？	七郎仔 2010-6-25	93877	Sunlife 2015-6-24 10:18
预览在设计中用计数器判断输出，这样好吗？	inter 2010-6-26	52616	Sunlife 2015-6-24 10:18
预览 2合1下载线实现2种下载线的切换	interi 2010-6-26	72686	Sunlife 2015-6-24 10:17
预览请教一个关于状态机的问题	HANG 2010-6-26	93191	Sunlife 2015-6-24 10:17
预览如何避免fpga仿真中的毛刺现象?	CTT 2010-6-26	64194	Sunlife 2015-6-24 09:44
预览在Max7000中用七段数码管计数，急！！	CCIE 2010-6-26	83706	Sunlife 2015-6-24 09:44
预览怎么才能出现电路图？	longtime 2010-6-26	83140	Sunlife 2015-6-24 09:42
预览做ASIC最核心的部分是用Verilog实现算法吗	蓦然囙首 2010-6-25	93930	Sunlife 2015-6-24 09:41
预览 HDL没有办法如何给变量、讯号赋初值[求助〕HDL如何给变量/讯号赋初值？	tim 2010-6-26	74005	Sunlife 2015-6-24 09:40
预览关于verilog综合的问题	interi 2010-6-26	83043	Sunlife 2015-6-24 09:40
预览 race conditions什么意思啊？	CHAN 2010-6-26	43003	Sunlife 2015-6-24 09:39
预览各位大神假如FPGA一个bank vccio为2.5v 这个bank是否可以接3.3v的输入信号	IPO 2015-6-17	21186	电子狼 2015-6-17 12:15
预览 cpld执行一条顺序语句的时间怎么算，假设晶振是8m的	CTT 2010-6-26	53313	Sunlife 2015-6-17 11:51
预览 .sof加载和.pof加载 FPGA程序？	ngtim 2010-6-26	94854	Sunlife 2015-6-17 11:51
预览 verilog代码请大家来看看问题出在哪?	longt 2010-6-26	73568	Sunlife 2015-6-17 11:45
预览在时钟的上升沿，怎样判断一个脉冲的上升沿？？？ ...2	乡下乖乖女 2010-6-25	105337	Sunlife 2015-6-17 11:42
预览使用同一时钟的两个CPLD的输出问题	usb 2010-6-26	83662	Sunlife 2015-6-17 11:40
预览 FPGA给ARM的代码是什么格式的？	ICE 2010-6-26	52873	Sunlife 2015-6-17 11:40
预览有没有用cpld vhdl+12864做的这个游戏各位帮忙想想办法	ATA 2010-6-26	72944	Sunlife 2015-6-17 11:38