切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 5 |主题: 13294|排名: 3 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 race conditions什么意思啊？ CHAN 2010-6-26 42877 Sunlife 2015-6-24 09:39
预览 各位大神 假如FPGA一个bank vccio为2.5v 这个bank是否可以接3.3v的输入信号 IPO 2015-6-17 21049 电子狼 2015-6-17 12:15
预览 cpld执行一条顺序语句的时间怎么算，假设晶振是8m的 CTT 2010-6-26 53124 Sunlife 2015-6-17 11:51
预览 .sof加载 和.pof加载 FPGA程序？ ngtim 2010-6-26 94290 Sunlife 2015-6-17 11:51
预览 verilog代码请大家来看看问题出在哪? longt 2010-6-26 73381 Sunlife 2015-6-17 11:45
预览 在时钟的上升沿，怎样判断一个脉冲的上升沿？？？  ...2 乡下乖乖女 2010-6-25 104924 Sunlife 2015-6-17 11:42
预览 使用同一时钟的两个CPLD的输出问题 usb 2010-6-26 83413 Sunlife 2015-6-17 11:40
预览 FPGA给ARM的代码是 什么格式的？ ICE 2010-6-26 52732 Sunlife 2015-6-17 11:40
预览 有没有用cpld vhdl+12864做的这个游戏各位帮忙想想办法 ATA 2010-6-26 72701 Sunlife 2015-6-17 11:38
预览 求modelsim软件 encounter 2010-6-26 52509 Sunlife 2015-6-17 11:37
预览 win平台上都用什么软件检查代码风格错误？ CHA 2010-6-26 62962 Sunlife 2015-6-17 11:37
预览 关于画时序图工具!  ...2 UFP 2010-6-26 149685 Sunlife 2015-6-17 11:36
预览 cpld/fpga 是16位存储器，可以定义32位的信号量吗？ CHA 2010-6-26 52895 Sunlife 2015-6-17 11:34
预览 关于关键路径 沉醉夕阳下 2010-6-25 83869 Sunlife 2015-6-17 11:34
预览 怎么才能把CPLD的输入/输出设定为TTL或者CMOS呢 usb 2010-6-26 52597 Sunlife 2015-6-17 11:34
预览 速度与面积这一块对'速度这个概念还是不太理解，，即：FPGA内部的工作频率是什么意思 ups 2010-6-26 62806 Sunlife 2015-6-17 11:33
预览 MAX II 的flash的并行写入读出的时序是什么样的？ VVC 2010-6-26 53242 Sunlife 2015-6-17 11:33
预览 管脚分配时，那些状态怎么选？ usd 2010-6-26 52519 Sunlife 2015-6-17 11:32
预览 CPLD中逻辑单元的利用率已经达到了98%，会造成不稳定吗？ ngtim 2010-6-26 73229 Sunlife 2015-6-17 11:32
预览 把32位vga转换成64位！ CCIE 2010-6-26 52733 Sunlife 2015-6-17 11:32
预览 如何实现两个不同信号的沿的触发 longtim 2010-6-26 53695 Sunlife 2015-6-17 11:32
预览 求助：状态机在高速率下无法正确运行 ATA 2010-6-26 63166 Sunlife 2015-6-17 11:30
预览 有的软件只有综合能力，而有的有编译能力。先用弟三方软件将它综合，再用MAXPLUS编译 笨笨猪 2010-6-26 82604 Sunlife 2015-6-17 11:28
预览 quartus中的tpd问题 UFP 2010-6-26 42908 Sunlife 2015-6-17 11:28
预览 看看这条verilog语句是什么意思， longt 2010-6-26 83013 Sunlife 2015-6-17 11:26
预览 MAXII CPLD未定义管脚状态? ups 2010-6-26 75363 Sunlife 2015-6-17 11:24
预览 求教：编程风格对片内布局是否有很大影响？ FFT 2010-6-26 73004 Sunlife 2015-6-17 11:22
预览 verilog 实现音乐出错了，请教？ CHA 2010-6-26 83831 Sunlife 2015-6-17 11:22
预览 如何写一个规范的好的时钟生成器模块？ ANG 2010-6-26 73477 Sunlife 2015-6-17 11:22
预览 synplify pro, ise , modelsim 之间的衔接问题 usd 2010-6-26 62959 Sunlife 2015-6-17 11:18
预览 机器上只安装modesim，没有安装quartus，是不是可以仿真呢？ usb 2010-6-26 42435 Sunlife 2015-6-17 11:15
预览 LCD显示汉字的问题讨论 HANG 2010-6-26 52641 Sunlife 2015-6-17 11:13
预览 ds18b20的时序问题 ups 2010-6-26 53141 Sunlife 2015-6-17 11:06
预览 大家说的状态机的代码是自己写出来的还是用流程图转换出来的？ VVC 2010-6-26 43075 Sunlife 2015-6-17 11:04
预览 请问状态机中可以调用模块吗? AAT 2010-6-26 62740 Sunlife 2015-6-17 11:04
预览 无限状态机（ISM）应用于什么情况？状态转移图和算法状态机(ASM)各有什么优缺点 蓦然囙首 2010-6-25 35638 Sunlife 2015-6-17 11:01
预览 fpga新手，关于initial的问题！ 夜带水果刀 2010-6-26 75603 Sunlife 2015-6-17 11:00
预览 有没有什么工具可以产生testbench CCIE 2010-6-26 42648 Sunlife 2015-6-17 10:59
预览 ModelSim进行设计仿真和ISE自带仿真软件的区别 interig 2010-6-26 64201 Sunlife 2015-6-17 10:58
预览 状态机有问题 longtime 2010-6-26 74530 Sunlife 2015-6-17 10:58
下一页 »
1 ...141142143144145146147148... 333下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-20 16:39 , Processed in 0.082722 second(s), 15 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块