FPGA技术交流今日: 0|主题: 13392|排名: 4

1 ... 141 142 143 144145146 147 148 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览数字系统设计与VerilogHDL	20080067 2010-5-3	42909	Sunlife 2015-6-25 10:38
预览要用到cpld与c51单片机采用总线方式连接，单片机用来读取cpld采集的数据 ...2	CHANG 2010-6-26	187175	Sunlife 2015-6-25 10:38
预览有这样的负值语句吗? ...2	HDL 2010-6-26	195676	Sunlife 2015-6-25 10:37
预览 CPLD如何使用晶振？ ...2 3	CCIE 2010-6-26	2110985	Sunlife 2015-6-25 10:37
预览模块中有几个ALWAYS，那么综合时是按先后综合吗？ ...2	UFO 2010-6-26	186998	Sunlife 2015-6-25 10:37
预览请教Verilog语言中的一个问题 ...2	CHA 2010-6-26	197418	Sunlife 2015-6-25 10:35
预览这种加延迟的codestyle是啥意思？(问题已解决) ...2	UFP 2010-6-26	196849	Sunlife 2015-6-25 10:35
预览 CPLD的IO口怎么互相赋值？ ...2 3	CTT 2010-6-26	219448	Sunlife 2015-6-25 10:35
预览请问状态机的好处？ ...2	tim 2010-6-26	199026	Sunlife 2015-6-25 10:34
预览 [求助]状态机嵌套如何实现？ ...2	ICE 2010-6-26	1723617	Sunlife 2015-6-25 10:33
预览 fpga高手帮个忙#5 a=b 和a =#5 b有什么区别？ ...2	UFP 2010-6-26	168427	Sunlife 2015-6-25 10:32
预览 dff和latch的区别？指得是QUARTUS2下，ALTERA提供得这两个模块有什么区别？？ ...2	longt 2010-6-26	1814104	Sunlife 2015-6-25 10:32
预览分析和综合不下去了程序里用了很多for，不知道是不是太多了，电脑吃不消？ ...2	ANG 2010-6-26	166428	Sunlife 2015-6-25 10:31
预览如何在大的状态机里面加入小的状态机？ ...2	HDL 2010-6-26	168696	Sunlife 2015-6-25 10:30
预览请教如何实现精确延迟 ...2	ups 2010-6-26	177664	Sunlife 2015-6-25 10:30
预览 VHDL实现移相问题。。请问怎么用40MHZ的时钟实现10ns左右的移相 ...2	interig 2010-6-26	166928	Sunlife 2015-6-25 10:29
预览请教一个状态机进行序列检测的问题 ...2	VVC 2010-6-26	157557	Sunlife 2015-6-25 10:28
预览基于CPLD/FPGA自动绕线机的设计 ...2	encounter 2010-6-26	179433	Sunlife 2015-6-25 10:21
预览 vhdl变成verilog的问题	ngtim 2010-6-26	63713	Sunlife 2015-6-25 10:16
预览异步 ...2	longtime 2010-6-26	167024	Sunlife 2015-6-25 10:16
预览怎样把maxplusii中原理图变为vhdl ...2	CCIE 2010-6-26	157379	Sunlife 2015-6-25 10:16
预览请教fpga高手：状态机状态不稳定的原因 ...2	CTT 2010-6-26	158722	Sunlife 2015-6-25 10:14
预览关于如何把组合逻辑添加到三段式状态机中的问题 ...2	interig 2010-6-26	168811	Sunlife 2015-6-25 10:02
预览下列两种表述有何差别？ ...2	VVC 2010-6-26	125410	Sunlife 2015-6-25 10:01
预览 one-hot state encode 是什么意思? ...2	ANG 2010-6-26	167328	Sunlife 2015-6-25 10:01
预览不是函数，给一个信号带入数据是什么意思呢？ ...2	longtim 2010-6-26	145620	Sunlife 2015-6-25 10:00
预览 VHDL状态机的时钟产生问题 ...2	inter 2010-6-26	146154	Sunlife 2015-6-25 09:59
预览关于状态机的写法问题 ...2	interige 2010-6-26	126411	Sunlife 2015-6-25 09:58
预览 quartus工具问个频率的问题 ...2	UFP 2010-6-26	126687	Sunlife 2015-6-25 09:57
预览三段式状态机的代码问题 ...2	longt 2010-6-26	158225	Sunlife 2015-6-25 09:57
预览 fpga锁存问题 ...2	longtime 2010-6-26	147117	Sunlife 2015-6-25 09:56
预览在状态机的一个状态下要实现毫秒级延时 ...2	longt 2010-6-26	146333	Sunlife 2015-6-25 09:56
预览状态机中某条语句貌似没有执行是怎么回事？？ ...2	longt 2010-6-26	155997	Sunlife 2015-6-25 09:55
预览 Verilog HDL一个小程序 ...2	ANG 2010-6-26	177086	Sunlife 2015-6-25 09:55
预览 verilog代码：将一跟控制线与一个多位的输入端相与 ...2	UFP 2010-6-26	146120	Sunlife 2015-6-25 09:55
预览想知道在什么情况下使用状态机最合适 ...2	longt 2010-6-26	129185	Sunlife 2015-6-25 09:51
预览在verilog的变量定义的时候是否就可以直接赋初值？ ...2	VVC 2010-6-26	1315935	Sunlife 2015-6-25 09:51
预览产生访问存储器的时序控制：地址、读信号、写信号。地址范围：00H~FFH。 ...2	ATA 2010-6-26	136098	Sunlife 2015-6-25 09:48
预览单片机传给CPLD 一个16位的数据 ...2	CTT 2010-6-26	147906	Sunlife 2015-6-25 09:48
预览求助：有关inout 口在testbench中 ...2	CTT 2010-6-26	127761	Sunlife 2015-6-25 09:48