- 在niosII下编译时，报错找不到安装目录下的gnu_rules.mk文件? (2篇回复)
- 用verilog语言实现一个256*256的图像数字信号 (2篇回复)
- Verilog编个小东西 仿真的疑问 (12篇回复)
- 有谁用过彩色图片的显示器吗 用FPGA控制 (2篇回复)
- @@新手入门@@问题多多。且看。。。。 (2篇回复)
- 请问谁有FPGA的题目啊 (3篇回复)
- microblaze 的触发方式怎么设置啊 (2篇回复)
- FPGA问题求助： 工程的封装和在其他工程中调用封装好的工程 (0篇回复)
- SDRAM和DDR2控制器编写 (2篇回复)
- xilinx fpga开发实用教程 (2篇回复)
- 请问把一张图片的像素值（r，g，b）一个个的读出来怎么写程序啊 (5篇回复)
- stratix 3不用的时钟管脚能当做普通io使么？ (3篇回复)
- VHDL语句的不解,各位帮忙看看IFRISING_EDGE(CLK)THEN (25篇回复)
- 请教：FPGA不工作 (3篇回复)
- A是一个16位的寄存器，B是一个8位的寄存器请教一行代码的含义 (27篇回复)
- vhdl！~~~又报错了~~~求解~~~~ (2篇回复)
- 请问在做ip核的时候怎样做到offset和寄存器相对应 (7篇回复)
- 这段verilog代码是什么意思，并解释一下 (20篇回复)
- 恳请高手给讲讲一个整个ＶＥＲＩＬＯＧ系统设计的过程 (30篇回复)
- 状态机设计中稳定性研究的心得体会 (27篇回复)
- 深圳承兴益电子有限公司样板收费标准 (2篇回复)
- 关于NIOS (4篇回复)
- niosII 出错 (2篇回复)
- 快速学vhdl应该看书，请推荐 (14篇回复)
- 一个比较复杂的算法，原本想用DSP实现，评估后发现DSP做不到实时，想改用FPGA来实现 (12篇回复)
- QuartusⅡ6.0启动连接报错 (2篇回复)
- 串行D/A怎么用呢 (5篇回复)
- 关于元件例化？一个元件例化中可不可以再有元件例化，子程序中可以套用元件例化吗？ (21篇回复)
- modelsim中能不能指定所有寄存器的初始状态？ (3篇回复)
- [求助]设计一个倒计时电子秒表 (3篇回复)
- 有没有MODULE SIM的6.5版本的教程？ (3篇回复)
- FPGA开发板 (4篇回复)
- 哪位能告诉下由3式如何导出公式4？ (4篇回复)
- 谁有vhdl语言发我个，谢谢了 (2篇回复)
- 你们手里又FPGA相关的QQ群吗？ (5篇回复)
- verilog实现jpeg压缩 (11篇回复)
- 学quartus中遇到的问题 (3篇回复)
- 为什么仿真时总出现脉冲？那就是竞争冒险吗？ (9篇回复)
- verilog这个程序的错误什么意思啊？ (22篇回复)
- 求助 (2篇回复)
