- 如果fpga io口电压为2.5-3v，不到3.3v，是否可能导致收不到数据 (0篇回复)
- FPGA计算器总结 (4篇回复)
- 友晶科技 Altera DE1-SoC 开发板原理图，可做FPGA电路设计参考 (4篇回复)
- 绝杀片间通信技术_邓旭 (2篇回复)
- 关于扇出较大如何约束的问题？ (3篇回复)
- FPGA学习---------计算器篇 (3篇回复)
- 基于FPGA的快速傅立叶变换（转帖） (3篇回复)
- 关于用FPG实现红外高速飞行目标检测 (3篇回复)
- Cyclone系列特殊引脚的用法_骏龙科技 (2篇回复)
- 烧写EPCS遇到写保护的问题 (1篇回复)
- 想问一下大家串口232是5V供电，但是FPGA是3.3V这样要怎么使用啊 (2篇回复)
- 骏龙老宋绝密奉献TimeQuest使用教程（中文版） (5篇回复)
- PCIE xilinx v5 IP核使用前的研究 (2篇回复)
- 基于FPGA的VGA显示 (4篇回复)
- 收购精品85件，精品瓷器35件，精美玉器20件，名家字画20件，杂项10件 (1篇回复)
- DDR2 控制器Altera FPGA管脚分配步骤_骏龙科技 (1篇回复)
- JTAG控制电路的研究_邓旭 (2篇回复)
- 基于ZX-2型FPGA开发板的串口示波器（五） (8篇回复)
- 基于ZX-2型FPGA开发板的串口示波器(四) (6篇回复)
- 基于Basys2开发板的乒乓球小游戏 (2篇回复)
- 至芯科技基于XILINX的FPGA高端培训课程设置 (2篇回复)
- 关于Qutartus II器件兼容设计方法_乐红才 (2篇回复)
- Altera FPGA烧写步骤及注意事项_王晓斌 (2篇回复)
- 基于ZX-2型FPGA开发板的串口示波器(二) (6篇回复)
- Quartus_II_15.0_Update2破解器 (4篇回复)
- Quartus II管脚锁定后的检查方法_王晓斌 (0篇回复)
- 在Quartus II 里面使用qxp网表的方法 (0篇回复)
- 基于FPGA的典型开发系统设计实例--函数信号发生器 (0篇回复)
- 华为静态时序分析与逻辑设计 (0篇回复)
- Quartus II LPM使用指南(FIFO篇) (0篇回复)
- FPGA学习总结[经典推荐] (0篇回复)
- FPGA内部时钟处理的常见设计方法_王晓斌 (0篇回复)
- 1536点FFT参考设计 (0篇回复)
- verilog的四舍五入算法还有｛｝ (1篇回复)
- 新手求写状态机技巧，万分感谢！！！ (5篇回复)
- 使用fpga仿真编写的i2c程序 (0篇回复)
- 有人知道xilinx FPGA的配置管脚驱动能力如何修改吗？还是不能修改，比如DONE (0篇回复)
- 有没有用过tlc5510这款芯片的大神，小弟有个问题想请教下 (1篇回复)
- 哪位有MODELSIM6.5? (4篇回复)
- 请教，如何查看一个fpga的时间约束是什么？ (1篇回复)
