- 状态机有问题吗 (27篇回复)
- 这段程序怎么运行的？ (9篇回复)
- 关于cpld做分频器的问题 (7篇回复)
- 状态机的编写方法 (9篇回复)
- 关于verilog语言中数组的综合问题（synplify或quartur工具）？ (6篇回复)
- 用一个clk做开关,记另一个cp的个数该如何实现? (8篇回复)
- fpga如何用三态？ (7篇回复)
- 状态机没有reset信号，会如何？ (9篇回复)
- 在设计中用计数器判断输出，这样好吗？ (5篇回复)
- 2合1下载线 实现2种下载线的切换 (7篇回复)
- 请教一个关于状态机的问题 (9篇回复)
- 如何避免fpga仿真中的毛刺现象? (6篇回复)
- 在Max7000中用七段数码管计数，急！！ (8篇回复)
- 怎么才能出现电路图？ (8篇回复)
- 做ASIC最核心的部分是用Verilog实现算法吗 (9篇回复)
- HDL没有办法如何给变量、讯号赋初值[求助〕HDL如何给变量/讯号赋初值？ (7篇回复)
- 关于verilog综合的问题 (8篇回复)
- race conditions什么意思啊？ (4篇回复)
- 各位大神 假如FPGA一个bank vccio为2.5v 这个bank是否可以接3.3v的输入信号 (2篇回复)
- cpld执行一条顺序语句的时间怎么算，假设晶振是8m的 (5篇回复)
- .sof加载 和.pof加载 FPGA程序？ (9篇回复)
- verilog代码请大家来看看问题出在哪? (7篇回复)
- 在时钟的上升沿，怎样判断一个脉冲的上升沿？？？ (10篇回复)
- 使用同一时钟的两个CPLD的输出问题 (8篇回复)
- FPGA给ARM的代码是 什么格式的？ (5篇回复)
- 有没有用cpld vhdl+12864做的这个游戏各位帮忙想想办法 (7篇回复)
- 求modelsim软件 (5篇回复)
- win平台上都用什么软件检查代码风格错误？ (6篇回复)
- 关于画时序图工具! (14篇回复)
- cpld/fpga 是16位存储器，可以定义32位的信号量吗？ (5篇回复)
- 关于关键路径 (8篇回复)
- 怎么才能把CPLD的输入/输出设定为TTL或者CMOS呢 (5篇回复)
- 速度与面积这一块对'速度这个概念还是不太理解，，即：FPGA内部的工作频率是什么意思 (6篇回复)
- MAX II 的flash的并行写入读出的时序是什么样的？ (5篇回复)
- 管脚分配时，那些状态怎么选？ (5篇回复)
- CPLD中逻辑单元的利用率已经达到了98%，会造成不稳定吗？ (7篇回复)
- 把32位vga转换成64位！ (5篇回复)
- 如何实现两个不同信号的沿的触发 (5篇回复)
- 求助：状态机在高速率下无法正确运行 (6篇回复)
- 有的软件只有综合能力，而有的有编译能力。先用弟三方软件将它综合，再用MAXPLUS编译 (8篇回复)
