- 要用到cpld与c51单片机采用总线方式连接，单片机用来读取cpld采集的数据 (18篇回复)
- 有这样的负值语句吗? (19篇回复)
- CPLD如何使用晶振？ (21篇回复)
- 模块中有几个ALWAYS，那么综合时是按先后综合吗？ (18篇回复)
- 请教Verilog语言中的一个问题 (19篇回复)
- 这种加延迟的codestyle是啥意思？(问题已解决) (19篇回复)
- CPLD的IO口怎么互相赋值？ (21篇回复)
- 请问状态机的好处？ (19篇回复)
- [求助]状态机嵌套如何实现？ (17篇回复)
- fpga高手帮个忙#5 a=b 和a =#5 b有什么区别？ (16篇回复)
- dff和latch的区别？指得是QUARTUS2下，ALTERA提供得这两个模块有什么区别？？ (18篇回复)
- 分析和综合不下去了程序里用了很多for，不知道是不是太多了，电脑吃不消？ (16篇回复)
- 如何在大的状态机里面加入小的状态机？ (16篇回复)
- 请教如何实现精确延迟 (17篇回复)
- VHDL实现移相问题。。请问怎么用40MHZ的时钟实现10ns左右的移相 (16篇回复)
- 请教一个状态机进行序列检测的问题 (15篇回复)
- 基于CPLD/FPGA自动绕线机的设计 (17篇回复)
- vhdl变成verilog的问题 (6篇回复)
- 异步 (16篇回复)
- 怎样把maxplusii中原理图变为vhdl (15篇回复)
- 请教fpga高手：状态机状态不稳定的原因 (15篇回复)
- 关于如何把组合逻辑添加到三段式状态机中的问题 (16篇回复)
- 下列两种表述有何差别？ (12篇回复)
- one-hot state encode 是什么意思? (16篇回复)
- 不是函数，给一个信号带入数据是什么意思呢？ (14篇回复)
- VHDL状态机的时钟产生问题 (14篇回复)
- 关于状态机的写法问题 (12篇回复)
- quartus工具问个频率的问题 (12篇回复)
- 三段式状态机的代码问题 (15篇回复)
- fpga锁存问题 (14篇回复)
- 在状态机的一个状态下要实现毫秒级延时 (14篇回复)
- 状态机中某条语句貌似没有执行是怎么回事？？ (15篇回复)
- Verilog HDL一个小程序 (17篇回复)
- verilog代码：将一跟控制线与一个多位的输入端相与 (14篇回复)
- 想知道在什么情况下使用状态机最合适 (12篇回复)
- 在verilog的变量定义的时候是否就可以直接赋初值？ (13篇回复)
- 产生访问存储器的时序控制：地址、读信号、写信号。地址范围：00H~FFH。 (13篇回复)
- 单片机传给CPLD 一个16位的数据 (14篇回复)
- 求助：有关inout 口在testbench中 (12篇回复)
- 状态机的比较经典的VHDL的源代码? (11篇回复)
