- 状态机中某条语句貌似没有执行是怎么回事？？ (15篇回复)
- Verilog HDL一个小程序 (17篇回复)
- verilog代码：将一跟控制线与一个多位的输入端相与 (14篇回复)
- 想知道在什么情况下使用状态机最合适 (12篇回复)
- 在verilog的变量定义的时候是否就可以直接赋初值？ (13篇回复)
- 产生访问存储器的时序控制：地址、读信号、写信号。地址范围：00H~FFH。 (13篇回复)
- 单片机传给CPLD 一个16位的数据 (14篇回复)
- 求助：有关inout 口在testbench中 (12篇回复)
- 状态机的比较经典的VHDL的源代码? (11篇回复)
- 在xilinx Webpack4.1中怎样把verilog代码转化为原理图？ (11篇回复)
- 请问VHDL语言用什么 工具呀？ (9篇回复)
- verilog程序游戏机 (10篇回复)
- 在begin---end中竟然有两次的赋值，这样能实现吗 Verilog代码的意思 (10篇回复)
- VHDL还有前途吗？ (10篇回复)
- 比较大的verilog程序,状态机执行出问题了 (11篇回复)
- 关于verilog模块化设计的问题 (15篇回复)
- 用MegaWizard 建立一个FIFO宏功能模块时候，这个是怎么回事?麻烦请看看 (11篇回复)
- 基于FPGA的跳频扩频通信系统的设计与实现 (12篇回复)
- 时序仿真总出错 (10篇回复)
- 状态机的速度 (10篇回复)
- 如何提高fpga速度 (9篇回复)
- 如果状态机里的一个状态在一个时钟周期里没有执行完会怎样呢？ (13篇回复)
- 产生了latch如何消除? (11篇回复)
- fpga新手请教，verilog代码问题~~~ (12篇回复)
- 这段verilog代码为什么会综合出锁存器 (8篇回复)
- VHDL写了一个程序单片机怎么和CPLD连接啊? (7篇回复)
- CPLD能不能不接时钟工作 (10篇回复)
- 一个状态机的问题 (8篇回复)
- 这个warning是什么意思？？ (7篇回复)
- 为什么VHDL程序总是出错？ (11篇回复)
- 求教cpld接晶振的问题？？？ (9篇回复)
- 大家学习VHDL用什么工具 (10篇回复)
- 仿真中出现的14'hUUUU是什么意思？ (8篇回复)
- 问关于综合的一个问题 时延(#num)是可综合的吗？ (11篇回复)
- 大家不妨把正在做的或者已经做过的东西拿出来欣赏讨论一下哈 (5篇回复)
- SystemC SystemVerilog 与modelsim (10篇回复)
- 在verilog中这个(*) 是什么意思呢？ (9篇回复)
- 请教：关于设计流程对ISE使用流程不太清楚 (6篇回复)
- synplify pro 软件中如何查看一个有限状态机的状态图？ (12篇回复)
- 光电编码器数据采集电路中输入有两个脉冲信号，请问在EPM7128s中该怎样进行引脚锁定 (8篇回复)
