- 急需一个ＶＨＤＬ所写的消抖程序，请大家帮帮忙！ (10篇回复)
- 现在选择cpld，xilinx和altera的哪个好啊？如果选择altera，3000好还是II好呢？ (9篇回复)
- 讨论一下系统总线 (10篇回复)
- FPGA高手进来 (8篇回复)
- LDPC码的译码 (9篇回复)
- 端口的input，output，inout是相对谁来说的？？是如何确定的？？谢 (8篇回复)
- 用CPLD做设计时，同步复位好还是异步复位好？ (10篇回复)
- 用timing design画的波形图如何保存下来，如何复制到word文件里 (6篇回复)
- fpga提问：Verilog内如何实现左移而不增加字长？ (7篇回复)
- 状态机有问题吗 (27篇回复)
- 这段程序怎么运行的？ (9篇回复)
- 关于cpld做分频器的问题 (7篇回复)
- 状态机的编写方法 (9篇回复)
- 关于verilog语言中数组的综合问题（synplify或quartur工具）？ (6篇回复)
- 用一个clk做开关,记另一个cp的个数该如何实现? (8篇回复)
- fpga如何用三态？ (7篇回复)
- 状态机没有reset信号，会如何？ (9篇回复)
- 在设计中用计数器判断输出，这样好吗？ (5篇回复)
- 2合1下载线 实现2种下载线的切换 (7篇回复)
- 请教一个关于状态机的问题 (9篇回复)
- 如何避免fpga仿真中的毛刺现象? (6篇回复)
- 在Max7000中用七段数码管计数，急！！ (8篇回复)
- 怎么才能出现电路图？ (8篇回复)
- 做ASIC最核心的部分是用Verilog实现算法吗 (9篇回复)
- HDL没有办法如何给变量、讯号赋初值[求助〕HDL如何给变量/讯号赋初值？ (7篇回复)
- 关于verilog综合的问题 (8篇回复)
- race conditions什么意思啊？ (4篇回复)
- 各位大神 假如FPGA一个bank vccio为2.5v 这个bank是否可以接3.3v的输入信号 (2篇回复)
- cpld执行一条顺序语句的时间怎么算，假设晶振是8m的 (5篇回复)
- .sof加载 和.pof加载 FPGA程序？ (9篇回复)
- verilog代码请大家来看看问题出在哪? (7篇回复)
- 在时钟的上升沿，怎样判断一个脉冲的上升沿？？？ (10篇回复)
- 使用同一时钟的两个CPLD的输出问题 (8篇回复)
- FPGA给ARM的代码是 什么格式的？ (5篇回复)
- 有没有用cpld vhdl+12864做的这个游戏各位帮忙想想办法 (7篇回复)
- 求modelsim软件 (5篇回复)
- win平台上都用什么软件检查代码风格错误？ (6篇回复)
- 关于画时序图工具! (14篇回复)
- cpld/fpga 是16位存储器，可以定义32位的信号量吗？ (5篇回复)
- 关于关键路径 (8篇回复)
