- 外接RAM的测试程序VHDL语言的 (3篇回复)
- 60-70M/S数据频率能不能写入SDRAM？ (3篇回复)
- FPGA spartan3的工作频率相关问题 (2篇回复)
- testbench哪里错了呢.. (3篇回复)
- 亚稳态是怎么形成的？如何消除阿？ (3篇回复)
- Verilog生成伪随机序列? (2篇回复)
- 高阻态的描述？？ (1篇回复)
- 用VHDL写hilbert transformer (4篇回复)
- 怎样使用wait语句设计一个电平敏感的锁存器 (1篇回复)
- 如何控制已给的信号的占空比可调？？ (2篇回复)
- ise中.ngo是什么文件 (3篇回复)
- 用FPGA怎样设计一个逻辑分析仪啊？ (2篇回复)
- 新手请教高手指点程序一点问题 (2篇回复)
- 如何在VHDL顶层模块下例化Verilog模块 (3篇回复)
- verilog中怎么用memory型变量 (2篇回复)
- 并串转化指错，谢谢 (1篇回复)
- 使用Verilog的都请进 (3篇回复)
- 求一段数字滤波器的代码关于１６阶的FIR低通数字滤波器的源代码 (1篇回复)
- 关于$random的使用问题 (3篇回复)
- 用VHDL语言编写一个带有暂停功能的电子钟程序! (2篇回复)
- 求教怎样用FPGA实现多路数据的切换 (1篇回复)
- verilog寄存顺序的、参数化的环形计数器 (5篇回复)
- 搞不懂摩尔机有什么作用,还有就是她和pushdown automaton 有什么区别 (3篇回复)
- 8位全加器的例子？ (2篇回复)
- verilog3人表决器 (2篇回复)
- 频率计设计时遇到的问题 (1篇回复)
- 关于脉冲按键电话按键显示器 (2篇回复)
- MCS51单片机与FPGA接口逻辑设计的程序 (3篇回复)
- 交个eda的课程设计，要做一个转速表的设计。其中用到了码盘，led显示 (1篇回复)
- 含有计数器的状态机怎样写才好？ (1篇回复)
- 请教高手，帮我看看怎么改verilog程序 (3篇回复)
- 前仿真正确，后仿真错误，这是什么原因呢？ (3篇回复)
- wire [8:0]w1是什么意思啊 (4篇回复)
- 求一个18阶本原多项式 (2篇回复)
- 如何产生300hz的三相方波 (2篇回复)
- 用verilog HDL进行frame电路的描述 (2篇回复)
- 这样VHDL转换Verilog对吗？ (1篇回复)
- 用ISE生成一个双口RAM后如何例化？ (3篇回复)
- 程序出现警告，错误在什么地方？ (2篇回复)
- 求对一信号连续采集，连续取平均值的算法 (3篇回复)
