- Verilog的结构语句、系统任务... (10篇回复)
- 计数器问题，这个代码的testbench对不对，仿真的时候，输出一直是X (7篇回复)
- 请教Verilog的问题data;这句中既然是定义了一位的，为什么又要定义成[0..0]这样的形式 (10篇回复)
- verilog这段代码的输出怎样去掉毛刺 (11篇回复)
- QUARTUS的延时和初始化问题 (10篇回复)
- FPGA引脚输出(LVTTL)随频率变高而严重变形，怎么解决 (0篇回复)
- 求助：这样的信号怎么产生呢？ (8篇回复)
- 模块中设计了一个分频器,产生的频率要同时给我设计的两个FIFO同时提供时钟. (7篇回复)
- 有个程序那个reg给dout赋值是不是就是给dout赋初值,如果不是,那么要给dout 一个初值 (9篇回复)
- 一段关于流水代码的问题 (7篇回复)
- VHDL菜鸟问题 (9篇回复)
- process进程内外的串行并行? (10篇回复)
- 哪位高手能帮我写一下用Verilog HDL语言来实现组相联cache的行为级设计! (4篇回复)
- 推荐一本学习VHDL的教材 (7篇回复)
- 请教verilog代码使用repeat产生确定数目的时钟脉冲 (12篇回复)
- fpga新手的verilog困惑 (7篇回复)
- 求教：：@()的问题 (8篇回复)
- VHDL 程序问题求教 (8篇回复)
- 计数器？有个输出y，怎么使y在0到32为1 ，在32到64为1，64到100又为0？ (6篇回复)
- 关于DPLL中鉴相器的Verilog的代码怎么写 (7篇回复)
- verilog hdl学习 谁知道在VERILOG 中怎么用双向口呀？ (9篇回复)
- 怎么用数据流描述？？？？ (7篇回复)
- 如何用VERILOG实现串-并转换？请各位达人指教！ (8篇回复)
- 256*8的rom的VHDL设计 (6篇回复)
- ＰＬＬ的使用方法！ (8篇回复)
- 用verilog写的module能够重复引用吗？ (9篇回复)
- 为什么我定义的寄存器类型的数组编译总是不能通过? (8篇回复)
- 同步电路和异步电路的区别 (7篇回复)
- IOB资源不够用，有什么技巧改进没有？ (7篇回复)
- 有verilog开平方的算法吗？ (6篇回复)
- 进来讨论一下VERILOG,VHDL (5篇回复)
- 关于操作符？ (6篇回复)
- 求助:关于 @ 的问题 (8篇回复)
- 抢答器verilog代码－ (5篇回复)
- Verilog的条件语句 北京航空航天大学 夏宇闻 (5篇回复)
- Quartus 延时电路仿真问题 (6篇回复)
- 如何处理RAM的输入输出与双向数据总路线的连接 (6篇回复)
- MAXPLUS II编译时LOOP语句的使用 (6篇回复)
- VHDL程序编译通过，可是我需要的 端口被忽略，怎么办？谢谢了！ (6篇回复)
- 如何设置FPGA闲置管脚 (7篇回复)
