- quartusII 中用Verilog写了几个很简单的模块但在编译时总出现这样的warning: (14篇回复)
- 在有时钟的情况下，怎样再表达另一个信号的跳变？ (5篇回复)
- 延迟时间置于赋值语句不同位置得到的不同结果 (5篇回复)
- fpga高手谁有VHDL程序啊 (6篇回复)
- 一段Verilog代码的意思 (7篇回复)
- 初学verilog 请高手多多指教8 'b1???????是什么意思啊 (5篇回复)
- 怎么用vhdl实现fsk解调？？ (6篇回复)
- verilog问题,没看懂,异步清空的D触发器的U D P描述 (5篇回复)
- 分频时钟采样的问题 (5篇回复)
- 关于同步电路中的时钟(clock)使能信号的问题 (6篇回复)
- verilog 高手进来帮我双向端口的仿真错误 (6篇回复)
- 仿真结果不对 (7篇回复)
- 求助：verilog自动交通控制系统 (4篇回复)
- 请问有没有用Verilog写过BCD码除法器的？ (5篇回复)
- 分频代码 BDR是一个8位的二进制数,来实现0-256任意分频 (7篇回复)
- 求SYSTEM VERILOG书 (8篇回复)
- 在对fpga 编程时，对了大量数据的运算，比如说乘法运算有两种方法 (5篇回复)
- verilog请教程序中的一点小问题 (6篇回复)
- 加法器中的一些问题 (4篇回复)
- 关于奇数分频 (6篇回复)
- Johnson counter 有什么优点？ (4篇回复)
- 求助”正弦波的vhdl程序“ (6篇回复)
- 在quartus II中只能用vwf波形文件仿真吗？ (5篇回复)
- 奇数分频 (7篇回复)
- 在verilog里边调用不同文件里边的模块使用'include就可以了，可是vhdl怎么办？ (6篇回复)
- 新手求助!以下错误怎么改？ (3篇回复)
- verilog不知道对不? (5篇回复)
- 求电子万年历的VHDL程序 (3篇回复)
- 关于脉冲的宽度？ (4篇回复)
- 你好！可不可以把你的可以实现加减乘除的VHDL程序贴在上面啊 (6篇回复)
- 如何开始学习Verilog？ (5篇回复)
- 哪位有des加密算法的fpga源程序啊!小弟急用! (4篇回复)
- quartusII里警告的影响 (3篇回复)
- vga彩条信号显示控制器 (6篇回复)
- verilog 中的函数(tunction)如何用？ (3篇回复)
- 问题仍在继续——一个初学者请教：寄存器赋值问题？ (3篇回复)
- 如何产生一个不对称的clk? (4篇回复)
- 有能给个用VHDL编写的小系统的程序啊 (4篇回复)
- 序列检测器~~~~ (7篇回复)
- 求助：关于Verilog的问题 (5篇回复)
