- 问个菜鸟级的问题 (5篇回复)
- 如何在Verilog实现一个将加法器的结果载入D触发器的代码 (6篇回复)
- 如果要设计个模块，这个模块时钟有125MHZ和250MHZ选择 (5篇回复)
- 利用verilog语言实现数学函数，如sine、cos函数、log2x以2为底的对数函数 (5篇回复)
- 5分频（占空比3：2） (2篇回复)
- 在用原理图编绎出现一个问题，请问一下用这种方式编译应该注意哪些问题 (3篇回复)
- 各位请帮我看一下这是用什么语言写的程序？ (3篇回复)
- 有人用VHDL写过产生服从高斯分布且方差可调的随机噪声的程序吗？ (5篇回复)
- 请教VHDL语言的高手 (3篇回复)
- fpga组合逻辑反馈问题 (3篇回复)
- 关于选片？ (4篇回复)
- verilog想要实现一个轮寻的优先级仲裁器 (2篇回复)
- MaxplusII 仿真时出现miss source的错误提示 (4篇回复)
- wire [`addr_size-1:0] #(5) addr = addr_r;＃（5）是延时的意思吗？ (4篇回复)
- 有人会DDS系统设计吗 (3篇回复)
- 麻烦各位给修改下,我这个实现不了输出的结果,结果直接置位高低电平了.. (2篇回复)
- 频率计的verilog的程序 (4篇回复)
- 问下一个关于Verilog中的case的问题要完成一个256选1电路 (6篇回复)
- VHDL syntax error at counter10.vhd(32) near (3篇回复)
- 如何分频我想从50MHZ的时钟频率分出 6MHZ的时钟，该如何做呢？好象不是整数倍哦 (3篇回复)
- QuartusII在编译时出现的问题 (6篇回复)
- 谁能给点通信模块方面的设计技巧和实例 (2篇回复)
- 大家说我看什么书来入门verilog呢？ (6篇回复)
- 为什么顶层模块有两个时钟？ (4篇回复)
- 我用VHDL做了一个分频器，怎么能消除延迟？ (5篇回复)
- 说话人识别系统用FPGA能做出来吗？ (3篇回复)
- 用双模前置小数分频器实现任意小数分频的VHDL源代码 (4篇回复)
- verilog多点例化问题 (3篇回复)
- 关于异步FIFO中两个时钟相差很大的问题 (3篇回复)
- 求助！ＶＨＤＬ程序由于输入输出的位数太多，导致不能用现有的芯片硬件 (4篇回复)
- verilog编译仿真时出现问题（程序如下） (4篇回复)
- 用状态机实现对A/D转换器ADC0809的采样控制电路 (4篇回复)
- fpga做频率计遇到的问题 (3篇回复)
- 用FPGA控制CAN控制器SJA1000，主要是初始化部分 (2篇回复)
- 谁有基于dds的vhdl实例，带原理图 (3篇回复)
- 用MAXPLUSII调试UART模块的奇偶校验器，波特率发生器，计数器各有个问题 (2篇回复)
- vga控制器设计，仿镇波形能出来，可是到实验箱上实现的时候，却显示不出来任何东西 (3篇回复)
- 关于XC3S400控制adc采样问题 (4篇回复)
- vhdl如何建立自己的livrary？ (2篇回复)
- vhdl中的元件配置问题 (2篇回复)
